RU170578U1 - MDP TRANSISTOR ON SILICON STRUCTURE ON SAPPHIRE - Google Patents

MDP TRANSISTOR ON SILICON STRUCTURE ON SAPPHIRE Download PDF

Info

Publication number
RU170578U1
RU170578U1 RU2016148017U RU2016148017U RU170578U1 RU 170578 U1 RU170578 U1 RU 170578U1 RU 2016148017 U RU2016148017 U RU 2016148017U RU 2016148017 U RU2016148017 U RU 2016148017U RU 170578 U1 RU170578 U1 RU 170578U1
Authority
RU
Russia
Prior art keywords
channel
gate electrode
sapphire
dielectric
sapphire substrate
Prior art date
Application number
RU2016148017U
Other languages
Russian (ru)
Inventor
Николай Олегович Кривулин
Original Assignee
Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" filed Critical Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского"
Priority to RU2016148017U priority Critical patent/RU170578U1/en
Application granted granted Critical
Publication of RU170578U1 publication Critical patent/RU170578U1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Полезная модель относится к области микроэлектроники и может быть использована при изготовлении интегральных схем на базе структур кремний на сапфире (КНС), широко используемых для создания цифровых, цифроаналоговых и аналого-цифровых КМОП БИС, а также КМОП БИС повышенной надежности и устойчивых к радиационным воздействиям. Технический результат от использования предлагаемой полезной модели - усовершенствование конструкции МДП-транзистора на КНС, обеспечивающее повышение технологичности его изготовления и эксплуатационного ресурса указанного транзистора за счет выигрышной замены материала диэлектрика между электродом затвора и каналом с диоксида кремния на сапфир подложки в результате монтажа электрода затвора на обратной поверхности подложки из сапфира и исключения из конструкции транзистора отдельного конструктивного элемента - тонкого диэлектрика и допускающего нежелательный эффект туннелирования электронов в упомянутом диэлектрике между электродом затвора и каналом в сверхмалогабаритных МДП-транзисторах. В МДП-транзисторе на структуре кремний на сапфире, содержащем сформированные планарно в островке слоя кремния на лицевой поверхности подложки из сапфира исток и сток и расположенный между ними канал с изолированным электродом затвора, смонтированным на поверхности диэлектрика, расположенного между затвором и каналом, электрод затвора смонтирован с его размещением на протяжении канала на обратной поверхности подложки из сапфира, выполняющей функцию упомянутого диэлектрика. 2 з.п. ф-лы, 1 ил.The utility model relates to the field of microelectronics and can be used in the manufacture of integrated circuits based on silicon-sapphire (SSC) structures that are widely used to create digital, digital-analog and analog-digital CMOS LSIs, as well as CMOS LSIs of increased reliability and resistant to radiation influences. The technical result from the use of the proposed utility model is an improvement in the design of the MOS transistor on the SSC, which ensures an increase in the manufacturability of the transistor and its operational life due to the advantageous replacement of the dielectric material between the gate electrode and the channel from silicon dioxide to the sapphire substrate as a result of mounting the gate electrode on the reverse sapphire substrate surface and exclusions from the transistor design of a separate structural element - a thin dielectric Single and allowing undesirable tunneling effect of electrons in said dielectric between the gate electrode and the channel in sverhmalogabaritnyh MIS transistors. In a MIS transistor on a sapphire-silicon structure containing a source and a drain and a channel located between them with an insulated gate electrode mounted on a dielectric located between the gate and the channel, the gate electrode is mounted on a silicon-sapphire structure that is planarly formed in an island of a silicon layer with its placement along the channel on the reverse surface of the sapphire substrate, performing the function of the said dielectric. 2 s.p. f-ly, 1 ill.

Description

Полезная модель относится к области микроэлектроники и может быть использована при изготовлении интегральных схем на базе структур кремний на сапфире (КНС), широко используемых для создания цифровых, цифроаналоговых и аналого-цифровых КМОП БИС, а также КМОП БИС повышенной надежности и устойчивых к радиационным воздействиям.The utility model relates to the field of microelectronics and can be used in the manufacture of integrated circuits based on silicon-sapphire (SSC) structures that are widely used to create digital, digital-analog and analog-digital CMOS LSIs, as well as CMOS LSIs of increased reliability and resistant to radiation influences.

К сверхтонкопленочным МДП-транзисторам предъявляются повышенные требования к размерам их элементов, усложняющие технологию их изготовления.Increased requirements for the sizes of their elements are imposed on ultrathin film MIS transistors, which complicate the technology of their manufacture.

В рассматриваемом МДП-транзисторе, выбранном в качестве прототипа предлагаемого МДП-транзистора и содержащем сформированные планарно в островке слоя кремния на лицевой поверхности подложки из сапфира области истока и стока и расположенный между ними канал с изолированным электродом затвора, смонтированным на поверхности диэлектрика, расположенного между затвором и каналом (см. конструкцию МДП-транзистора на КНС в двух прилагаемых к настоящему описанию полезной модели дополняющих друг друга источниках информации в объеме двух страниц каждого: американская докторская диссертация на англ. яз. Wetzel М.А. «Silicon-on-Sapphire Technology for Microwave Pover Applications». University of California at San-Diego, 2001, p. 8, fig. 1-1(C) и статья Адонина А. «Новые возможности технологии БИС со структурой "кремний на сапфире"» - Электронные компоненты. 2000, N3, с. 4, рис. 4), указанный диэлектрик должен быть достаточно тонким для обеспечения требуемой электрической емкости между электродом затвора и каналом. При этом изложенное производственное условие изготовления такого МДП-транзистора обусловливает кроме снижения технологичности его изготовления возможность нежелательного эффекта туннелирования электронов в упомянутом диэлектрике между электродом затвора и каналом в сверхмалогабаритных МДП-транзисторах.In the considered MOS transistor, selected as a prototype of the proposed MIS transistor and containing planarly formed silicon islands on the front surface of the sapphire substrate from the source and drain regions and a channel located therebetween with an insulated gate electrode mounted on the surface of the dielectric located between the gate and channel (see the design of the MOS transistor on the SPS in two utility models attached to this description of the supplementing information sources in the volume of two pages q each: American doctoral dissertation in English Wetzel MA, Silicon-on-Sapphire Technology for Microwave Pover Applications. University of California at San-Diego, 2001, p. 8, fig. 1-1 (C ) and an article by Adonin A. “New Opportunities for LSI Technology with a Silicon on Sapphire Structure” - Electronic Components. 2000, N3, p. 4, Fig. 4), the indicated dielectric must be thin enough to provide the required electric capacitance between the gate electrode and channel. Moreover, the stated manufacturing condition for the manufacture of such an MIS transistor determines, in addition to reducing the manufacturability of its manufacture, the possibility of an undesirable effect of electron tunneling in the said dielectric between the gate electrode and the channel in ultra-small MIS transistors.

Технический результат от использования предлагаемой полезной модели - усовершенствование конструкции МДП-транзистора на КНС, обеспечивающее повышение технологичности его изготовления и эксплуатационного ресурса указанного транзистора за счет выигрышной замены материала диэлектрика между электродом затвора и каналом с диоксида кремния на сапфир подложки в результате монтажа электрода затвора на обратной поверхности подложки из сапфира и исключения из конструкции транзистора отдельного конструктивного элемента - тонкого диэлектрика, содержащегося в МДП-транзисторе-прототипе и допускающего нежелательный эффект туннелирования электронов в упомянутом диэлектрике между электродом затвора и каналом в сверхмалогабаритных МДП-транзисторах.The technical result from the use of the proposed utility model is an improvement in the design of the MOS transistor on the SSC, which ensures an increase in the manufacturability of the transistor and its operational life due to the advantageous replacement of the dielectric material between the gate electrode and the channel from silicon dioxide to the sapphire substrate as a result of mounting the gate electrode on the reverse sapphire substrate surface and exclusions from the transistor design of a separate structural element - a thin dielectric Single contained in MIS transistor prototype and allowing undesirable tunneling effect of electrons in said dielectric between the gate electrode and the channel in sverhmalogabaritnyh MIS transistors.

Кроме того, предлагаемый МДП-транзистор расширяет арсенал современных сверхтонкопленочных МДП-транзисторов для создания цифровых, цифроаналоговых и аналого-цифровых КМОП БИС.In addition, the proposed MOS transistor expands the arsenal of modern ultra-thin film MIS transistors to create digital, digital-analog and analog-to-digital CMOS LSIs.

Для достижения указанного технического результата в МДП-транзисторе на структуре кремний на сапфире, содержащем сформированные планарно в островке слоя кремния на лицевой поверхности подложки из сапфира исток и сток и расположенный между ними канал с изолированным электродом затвора, смонтированным на поверхности диэлектрика, расположенного между затвором и каналом, электрод затвора смонтирован с его размещением на протяжении канала на обратной поверхности подложки из сапфира, выполняющей функцию упомянутого диэлектрика.To achieve the indicated technical result in a MIS transistor on a sapphire-silicon structure containing a source and a drain and a channel located between them with an insulated gate electrode mounted on the surface of an insulator located between the gate and channel, the gate electrode is mounted with its placement along the channel on the reverse surface of the sapphire substrate, which performs the function of the said dielectric.

Для обеспечения требуемой настроечной толщины участка подложки из сапфира между затвором и каналом электрод затвора может быть смонтирован с его размещением на протяжении канала в выемке, выполненной в подложке из сапфира с ее обратной стороны.To provide the required adjustment thickness of the sapphire substrate section between the gate and the channel, the gate electrode can be mounted with its placement along the channel in a recess made in the sapphire substrate on its reverse side.

При этом электрод затвора может быть изготовлен методом вакуумного напыления на обратную поверхность подложки из сапфира.In this case, the gate electrode can be made by vacuum deposition on the reverse surface of the sapphire substrate.

На фиг. 1 схематически показана конструкция предлагаемого МДП-транзистора.In FIG. 1 schematically shows the design of the proposed MOS transistor.

Предлагаемый МДП-транзистор содержит сформированные планарно в островке слоя кремния 1 на лицевой поверхности подложки 2 из сапфира исток 3 и сток 4 из кремния n-типа и расположенный между ними канал 5 из кремния p-типа с изолированным электродом 6 затвора, смонтированным на поверхности диэлектрика, расположенного между электродом 6 затвора и каналом 5 и представляющего собой подложку 2 из сапфира.The proposed MIS transistor comprises a source 3 and a drain 4 of n-type silicon and a channel 5 made of p-type silicon 5 with an insulated gate electrode 6 mounted on the surface of the dielectric formed on a dielectric surface of a silicon layer 1 planarly in an island of a sapphire substrate 2 located between the gate electrode 6 and the channel 5 and representing a sapphire substrate 2.

Причем электрод 6 затвора смонтирован на обратной поверхности подложки 2 из сапфира,Moreover, the gate electrode 6 is mounted on the reverse surface of the sapphire substrate 2,

Для обеспечения требуемой настроечной толщины участка подложки 2 из сапфира между электродом 6 затвора и каналом 5 электрод 6 затвора может быть смонтирован с его размещением на протяжении канала 5 в выемке (на фигуре 1 не показана), выполненной в подложке 2 из сапфира с ее обратной стороны.To ensure the required adjustment thickness of the portion of the sapphire substrate 2 between the shutter electrode 6 and the channel 5, the shutter electrode 6 can be mounted with its placement along the channel 5 in a recess (not shown in FIG. 1) made in the sapphire substrate 2 from its reverse side .

Предлагаемый МДП-транзистор в примере выполнения изготовлен в следующем порядке.The proposed MOS transistor in the example embodiment is made in the following order.

1. На подложке 2 из сапфира (R-среза) эпитаксиально выращивается слой кремния.1. A silicon layer is epitaxially grown on a sapphire (R-cut) substrate 2.

2. В кремниевом слое методом ионной имплантации предварительно формируются канал 5 p-типа (p-) и области истока 3 и стока 4 n-типа (n+).2. In the silicon layer, the p-type channel (p-) and the source region 3 and the drain 4 of the n-type (n +) are preliminarily formed by the method of ion implantation.

3. Затем методами травления на поверхности получившейся структуры формируются указанные выше канал 5 и исток 3 и сток 4.3. Then, by etching on the surface of the resulting structure, the above-mentioned channel 5 and source 3 and drain 4 are formed.

4. После чего на канал 5 и исток 3 и сток 4 напыляется оксид кремния.4. Then, silicon oxide is sprayed onto channel 5 and source 3 and drain 4.

5. Далее в оксиде кремния вытравливаются выемки для подвода электрических контактов над истоком 3 и стоком 4, которые заполняются металлом.5. Further, the recesses are etched in the silicon oxide to supply electrical contacts above source 3 and drain 4, which are filled with metal.

6. И наконец, на участке обратной поверхности подложки 2 из сапфира напротив канала 5 на протяжении последнего производится вакуумное напыление электрода 6 затвора, причем предварительно подложка 2 из сапфира утоняется с помощью шлифовки до требуемой настроечной толщины или в подложке 2 из сапфира с ее обратной стороны изготавливается выемка с учетом получения указанной настроечной толщины подложки 2 в выемке под вакуумное напыление электрода 6 затвора на поверхность дна выемки (на фиг. 1 выемка не показана).6. And finally, on the section of the reverse surface of the sapphire substrate 2 opposite the channel 5, the gate electrode 6 is vacuum deposited during the last, and the sapphire substrate 2 is thinned by grinding to the required adjustment thickness or in the sapphire substrate 2 from its reverse side a recess is made taking into account the specified adjustment thickness of the substrate 2 in the recess for vacuum deposition of the gate electrode 6 onto the surface of the bottom of the recess (a recess is not shown in Fig. 1).

Предлагаемый МДП-транзистор функционирует в обычном порядке (см., например, книгу Бочарова Л.Р. «Полевые транзисторы». М., «Радио и связь», 1984, с. 29).The proposed MOS transistor operates in the usual manner (see, for example, the book of L. Bocharov, "Field effect transistors." M., "Radio and communications, 1984, p. 29).

При этом принцип работы предлагаемого МДП-транзистора основан на изменении величины тока в канале 5 в зависимости от заряда на электроде 6 затвора, при котором предлагаемое изменение размещения электрода 6 затвора на режим работы МДП-транзистора не влияет.The principle of operation of the proposed MOS transistor is based on a change in the current value in channel 5 depending on the charge on the gate electrode 6, in which the proposed change in the location of the gate electrode 6 does not affect the operation mode of the MOS transistor.

Конструкция предлагаемого МДП-транзистора обеспечивает повышение технологичности его изготовления и эксплуатационного ресурса указанного транзистора за счет выигрышной замены материала диэлектрика, расположенного между электродом затвора и каналом в МДП-транзисторе-прототипе, с диоксида кремния на сапфир подложки 2, увеличивающий допустимую настроечную толщину подложки 2 сапфира, выполняющей функцию диэлектрика в предлагаемом МДП-транзисторе и расположенной между электродом 6 затвора и каналом 5, в результате монтажа электрода 6 затвора на обратной поверхности подложки 2 из сапфира и одновременного исключения при этом из конструкции МДП-транзистора отдельного конструктивного элемента - диэлектрика, содержащегося в МДП-транзисторе-прототипе.The design of the proposed MOS transistor provides an increase in the manufacturability and operational life of the indicated transistor due to the advantageous replacement of the dielectric material located between the gate electrode and the channel in the prototype MOS transistor from silicon dioxide to sapphire of the substrate 2, which increases the allowable tuning thickness of the sapphire substrate 2 performing the function of a dielectric in the proposed MOS transistor and located between the gate electrode 6 and the channel 5, as a result of the installation of the electrode 6 for thief on the reverse surface of sapphire substrate 2 and the simultaneous exclusion of the structure wherein MISFET separate component - a dielectric contained in the MIS transistor prototype.

Claims (3)

1. МДП-транзистор на структуре кремний на сапфире, содержащий сформированные планарно в островке слоя кремния на лицевой поверхности подложки из сапфира исток и сток и расположенный между ними канал с изолированным электродом затвора, смонтированным на поверхности диэлектрика, расположенного между электродом затвора и каналом, отличающийся тем, что электрод затвора смонтирован с его размещением на протяжении канала на обратной поверхности подложки из сапфира, выполняющей функцию упомянутого диэлектрика.1. MIS transistor on a sapphire-silicon structure, containing a source and a drain and a channel located between them with an insulated gate electrode mounted on a dielectric located between the gate electrode and the channel, which is formed planarly in an island of a silicon layer on the front surface of a sapphire substrate, characterized the fact that the gate electrode is mounted with its placement along the channel on the reverse surface of the sapphire substrate, which performs the function of the said dielectric. 2. МДП-транзистор по п. 1, отличающийся тем, что для обеспечения требуемой настроечной толщины участка подложки из сапфира между затвором и каналом электрод затвора смонтирован с его размещением на протяжении канала в выемке, выполненной в подложке из сапфира с ее обратной стороны.2. The MOS transistor according to claim 1, characterized in that in order to provide the required adjustment thickness of the sapphire substrate section between the gate and the channel, the gate electrode is mounted with its location along the channel in the recess made in the sapphire substrate from its reverse side. 3. МДП-транзистор по п. 1, отличающийся тем, что электрод затвора изготовлен методом вакуумного напыления на обратную поверхность подложки из сапфира.3. MOS transistor according to claim 1, characterized in that the gate electrode is made by vacuum deposition on the reverse surface of the sapphire substrate.
RU2016148017U 2016-12-07 2016-12-07 MDP TRANSISTOR ON SILICON STRUCTURE ON SAPPHIRE RU170578U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016148017U RU170578U1 (en) 2016-12-07 2016-12-07 MDP TRANSISTOR ON SILICON STRUCTURE ON SAPPHIRE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016148017U RU170578U1 (en) 2016-12-07 2016-12-07 MDP TRANSISTOR ON SILICON STRUCTURE ON SAPPHIRE

Publications (1)

Publication Number Publication Date
RU170578U1 true RU170578U1 (en) 2017-04-28

Family

ID=58697047

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016148017U RU170578U1 (en) 2016-12-07 2016-12-07 MDP TRANSISTOR ON SILICON STRUCTURE ON SAPPHIRE

Country Status (1)

Country Link
RU (1) RU170578U1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199773A (en) * 1978-08-29 1980-04-22 Rca Corporation Insulated gate field effect silicon-on-sapphire transistor and method of making same
DE2948120A1 (en) * 1978-11-29 1980-06-12 Nippon Electric Co IGFET with minimum capacitance - has pyramid island structure with insulated gate structure along apex using silicon deposit on sapphire or spinel
RU2298856C2 (en) * 2004-06-11 2007-05-10 Государственное образовательное учреждение высшего профессионального образования Московский государственный институт электроники и математики (технический университет) Method for manufacturing silicon-on-sapphire mis transistor
RU64817U1 (en) * 2006-11-17 2007-07-10 Московский государственный институт электроники и математики (технический университет) MDP TRANSISTOR ON SILICON STRUCTURE ON SAPPHIRE
US20080230837A1 (en) * 2001-04-05 2008-09-25 Peregrine Semiconductor Corporation Radiation-hardened silicon-on-insulator cmos device, and method of making the same
US20150123206A1 (en) * 2013-11-04 2015-05-07 Mediatek Inc. Body-contact metal-oxide-semiconductor field effect transistor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199773A (en) * 1978-08-29 1980-04-22 Rca Corporation Insulated gate field effect silicon-on-sapphire transistor and method of making same
DE2948120A1 (en) * 1978-11-29 1980-06-12 Nippon Electric Co IGFET with minimum capacitance - has pyramid island structure with insulated gate structure along apex using silicon deposit on sapphire or spinel
US20080230837A1 (en) * 2001-04-05 2008-09-25 Peregrine Semiconductor Corporation Radiation-hardened silicon-on-insulator cmos device, and method of making the same
RU2298856C2 (en) * 2004-06-11 2007-05-10 Государственное образовательное учреждение высшего профессионального образования Московский государственный институт электроники и математики (технический университет) Method for manufacturing silicon-on-sapphire mis transistor
RU64817U1 (en) * 2006-11-17 2007-07-10 Московский государственный институт электроники и математики (технический университет) MDP TRANSISTOR ON SILICON STRUCTURE ON SAPPHIRE
US20150123206A1 (en) * 2013-11-04 2015-05-07 Mediatek Inc. Body-contact metal-oxide-semiconductor field effect transistor device

Similar Documents

Publication Publication Date Title
US10355136B2 (en) Semiconductor device
TWI496285B (en) High electron mobility transistor and manufacturing method thereof
JP2018061001A (en) Transistor, semiconductor device, and electronic equipment
Zhu et al. Monolithic integration of GaN-based NMOS digital logic gate circuits with E-mode power GaN MOSHEMTs
CN108463889B (en) Field effect transistor and method for manufacturing the same
US10615187B2 (en) Transistor, semiconductor device, and electronic device
JP2018026564A (en) Semiconductor device and semiconductor device manufacturing method
US8941189B2 (en) Fin-shaped field effect transistor (finFET) structures having multiple threshold voltages (Vt) and method of forming
Zhang et al. Self-aligned top-gate amorphous InGaZnO TFTs with plasma enhanced chemical vapor deposited sub-10 nm SiO 2 gate dielectric for low-voltage applications
CN102376760B (en) Enhanced high electron mobility transistor and manufacturing method thereof
JP2018041958A (en) Semiconductor device
US20150076523A1 (en) Semiconductor device
US9887286B2 (en) Semiconductor device having low impedance and method of manufacturing the same
JP2013191760A (en) Semiconductor device
CN106816438B (en) Semiconductor device and method for manufacturing the same
RU170578U1 (en) MDP TRANSISTOR ON SILICON STRUCTURE ON SAPPHIRE
Zhang et al. Sub-100 nm self-aligned top-gate amorphous InGaZnO thin-film transistors with gate insulator of 4 nm atomic-layer-deposited AlO x
CN114759093A (en) Double-grid transverse double-diffusion metal oxide semiconductor device with low on-resistance
US3863330A (en) Self-aligned double-diffused MOS devices
Li et al. Indium zinc oxide nanosheet transistor with 2 nm channel thickness for monolithic three-dimensional integrated circuit
US9018703B2 (en) Hybrid high voltage device and manufacturing method thereof
CN111063735B (en) Multi-stage coupling gate tunneling field effect transistor and manufacturing method thereof
CN109461772B (en) Tunneling transistor and phase inverter based on graphene and preparation method thereof
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
US20140319622A1 (en) Semiconductor device and methods for forming the same