RU165184U1 - Усилитель с компенсацией постоянной составляющей выходного напряжения - Google Patents

Abstract

Усилитель с компенсацией постоянной составляющей выходного напряжения, содержащий первый и второй усилители, причем выход первого усилителя соединен с первым входом второго усилителя, выход которого подключен к выходу устройства, первый и второй компараторы, у которых инвертирующий вход первого компаратора соединен с неинвертирующим входом второго компаратора, неинвертирующий вход первого компаратора подключен к выходу первого источника опорного напряжения, инвертирующий вход второго компаратора подключен к выходу второго источника опорного напряжения, логический элемент И, вход которого подключен к выходу таймера, отличающийся тем, что вход первого усилителя соединен с выходом первого мультиплексора, у которого первый вход подключен к входу устройства, второй вход соединен с общим проводом устройства, третий вход подключен к выходу таймера, второй вход первого логического элемента И подключен к выходу третьего компаратора, инвертирующий вход которого соединен с общим проводом устройства, неинвертирующий вход третьего компаратора подключен к инвертирующему входу первого компаратора, выход первого компаратора соединен с первым входом первого триггера и первым входом второго логического элемента И, второй вход которого подключен к выходу второго компаратора и первому входу второго триггера, выход второго логического элемента И соединен со вторыми входами первого и второго триггеров, третьи входы которых подключены к выходу первого логического элемента И, выход первого триггера соединен с третьим входом второго мультиплексора, выход которого подключен к второму входу второго усилителя, выход второго

Description

Полезная модель относится к электроизмерительной технике и может быть использована для усиления малых напряжений постоянного и переменного тока.

Известен усилитель с компенсацией напряжения смещения [RU 2007846 С1, МПК5 H03F 1/32, опубл. 15.02.1994], содержащий дифференциальный усилитель, первый вход и выход которого являются соответственно входом и выходом усилителя напряжения, а второй вход дифференциального усилителя соединен с выходом блока выделения сигнала ошибки, выполненного на последовательно соединенных компараторе напряжений и фильтре нижних частот. Входы компаратора напряжений подключены соответственно к первому входу дифференциального усилителя и выходу аттенюатора, подключенного к выходу дифференциального усилителя.

Недостатком такого устройства является ухудшение динамических свойств, обусловленное большим временем установления его выходного напряжения. Время установления в основном зависит от быстродействия схемы компенсации, состоящей из аттенюатора, компаратора напряжений и фильтра нижних частот с большой постоянной времени. Заметим, что увеличение постоянной времени фильтра нижних частот необходимо для расширения диапазона рабочих частот усилителя в область низких и инфранизких частот. Кроме этого, непрерывная компенсация напряжения смещения посредством схемы компенсации, являющейся цепью отрицательной обратной связи по постоянному току, не позволяет устройству усиливать напряжение постоянного тока.

Известно дифференциальное усилительное устройство [RU 2487468 C1, МПК H03F 3/45 (2006.01), опубл. 10.07.2013], содержащий дифференциальный усилитель, усиливающий разность между сигналом, вводимым на первый входной вывод через конденсатор, и сигналом, вводимым на второй входной вывод, переключатель, подключающий сигнал на первый входной вывод через конденсатор, сопротивление, подключенное между первым и вторым входными выводами, корректор, компенсирующий напряжение смещения дифференциального усилителя на основе выходного сигнала дифференциального усилителя во время периода коррекции. В режиме коррекции корректор, выполненный на основе компаратора и реверсивного счетчика, формирует сигнал коррекции, поступающий на управляющий вход дифференциального усилителя и компенсирующий тем самым постоянное напряжение между выходными отводами дифференциального усилителя.

Недостатком такого устройства является отключение от источника входного напряжения во время коррекции, что недопустимо, например, при контроле аварийных сигналов опасных объектов. Другой не менее существенный недостаток - низкое входное дифференциальное сопротивление дифференциального усилителя из-за использования сопротивления между первым и вторым входными выводами ведет к трудности согласования устройства с высокоомными источниками сигнала.

Известно устройство обработки сигнала с тензодатчика [RU 2265229 C2, МПК7 G01R 17/10, G01L 9/04, опубл. 27.11.2005], выбранное в качестве прототипа, содержащее первый источник опорного напряжения, аналого-цифровой преобразователь, измерительный усилитель, состоящий из первого, второго и третьего операционных усилителей; два резистора, выполняющих роль плеча в мостовом включении с тензодатчиком, причем первый источник опорного напряжения соединен с входом двух резисторов и с входом тензодатчика, выход которого связан с неинвертирующим входом первого операционного усилителя. Выход двух резисторов соединен с неинвертирующим входом второго операционного усилителя измерительного усилителя. Схема коррекции дрейфа нуля состоит из четвертого и пятого операционных усилителей, ключа, резистора и конденсатора. Схема анализатора нажатия на тензодатчик состоит из второго и третьего источников опорного напряжения, первого и второго компараторов, логического элемента И-НЕ, логического элемента ИЛИ, логического элемента И и таймера. Выходы первого и второго операционных усилителей соединены соответственно с неинвертирующим и инвертирующим входами третьего операционного усилителя, выход которого является выходом измерительного усилителя и соединен с аналоговым входом аналого-цифрового преобразователя и инвертирующим входом компаратора, выполненного на четвертом операционном усилителе, неинвертирующий вход которого соединен с общей шиной. Выход четвертого операционного усилителя через ключ соединен с входом резистора, с выхода которого напряжение заряжает емкость конденсатора и поступает на неинвертирующий вход пятого операционного усилителя, выход которого через резистор соединен с неинвертирующим входом третьего операционного усилителя измерительного усилителя, напряжение со второго источника опорного напряжения поступает на неинвертирующий вход первого компаратора, а на инвертирующий вход первого компаратора поступает напряжение с выхода третьего операционного усилителя измерительного усилителя. Напряжение с третьего источника опорного напряжения поступает на инвертирующий вход второго компаратора, а на неинвертирующий вход второго компаратора поступает напряжение с выхода третьего операционного усилителя измерительного усилителя, выходы первого и второго компараторов соединены с входами логического элемента И-НЕ, выход которого соединен с входом логического элемента ИЛИ, на другой вход которого поступают импульсы коррекции дрейфа нуля, выход логического элемента ИЛИ соединен с входом логического элемента И, другой вход которого соединен с выходом таймера, а выход логического элемента И соединен с управляющим входом ключа.

Этому устройству присущи следующие недостатки:

1. Низкое быстродействие, обусловленное инерционностью схемы компенсации постоянной составляющей выходного напряжения устройства из-за наличия в ней конденсатора большой емкости.

2. Отсутствие возможности компенсации больших уровней постоянной составляющей выходного напряжения при приближении к граничным напряжениям линейной области работы устройства. Причина - настройка срабатывания компараторов при малых уровнях напряжений на их входах.

Задачей полезной модели является повышение быстродействия устройства при компенсации постоянной составляющей выходного напряжения.

Поставленная задача достигается тем, что устройство, также как в прототипе, содержит первый и второй усилители, причем выход первого усилителя соединен с первым входом второго усилителя, выход которого подключен к выходу устройства, первый и второй компараторы, у которых инвертирующий вход первого компаратора соединен с неинвертирующим входом второго компаратора, неинвертирующий вход первого компаратора подключен к выходу первого источника опорного напряжения, инвертирующий вход второго компаратора подключен к выходу второго источника опорного напряжения, логический элемент И, вход которого подключен к выходу таймера.

Согласно полезной модели вход первого усилителя соединен с выходом первого мультиплексора, у которого первый вход подключен к входу устройства, второй вход соединен с общим проводом устройства, третий вход подключен к выходу таймера, второй вход первого логического элемента И подключен к выходу третьего компаратора, инвертирующий вход которого соединен с общим проводом устройства, неинвертирующий вход третьего компаратора подключен к инвертирующему входу первого компаратора, выход первого компаратора соединен с первым входом первого триггера и первым входом второго логического элемента И, второй вход которого подключен к выходу второго компаратора и первому входу второго триггера, выход второго логического элемента И соединен со вторыми входами первого и второго триггеров, третьи входы которых подключены к выходу первого логического элемента И, выход первого триггера соединен с третьим входом второго мультиплексора, выход которого подключен к второму входу второго усилителя, выход второго триггера соединен с третьим входом третьего мультиплексора, выход которого подключен к третьему входу второго усилителя, первые входы второго и третьего мультиплексоров соединены с общим проводом устройства, второй вход второго мультиплексора подключен к выходу второго источника опорного напряжения, второй вход третьего мультиплексора соединен с выходом первого источника опорного напряжения.

В заявляемом устройстве использование трех мультиплексоров, трех компараторов и двух триггеров позволяет повысить быстродействие устройства при компенсации постоянной составляющей выходного напряжения за счет того, что:

1. Компараторы подключены к выходу первого усилителя с коэффициентом усиления по напряжению К₁, у которого уровень выходного напряжения меньше, чем у второго усилителя, имеющего коэффициент усиления К₂>>К₁. Поэтому и требуемые значения опорных напряжений в К₂ меньше, чем в прототипе. При малых уровнях сравниваемых напряжений компараторы срабатывают быстрее.

2. Компенсационные напряжения с источников опорных напряжений поступают на вход второго усилителя через мультиплексоры, являющиеся более быстродействующими, чем схема компенсации прототипа.

На фиг. 1 представлена функциональная схема устройства.

На фиг. 2 приведены временные диаграммы работы узлов устройства при усилении входного напряжения произвольной формы.

На фиг. 3 приведена переходная характеристика устройства.

Усилитель с компенсацией постоянной составляющей выходного напряжения содержит первый мультиплексор 1 (M1), первый вход 2 которого соединен с входом устройства, второй вход 3 соединен с общим проводом устройства, а третий (адресный) вход 4 подключен к выходу 5 таймера 6 (ТМ). Выход 7 первого мультиплексора 1 (M1) соединен с входом 8 первого усилителя 9 (У1), выход 10 которого соединен с первым входом 11 второго усилителя 12 (У2). У второго усилителя 12 (У2) второй вход 13 подключен к выходу 14 второго мультиплексора 15 (М2), а третий вход 16 соединен с выходом 17 третьего мультиплексора 18 (М3). Выход 19 второго усилителя 12 (У2) соединен с выходом устройства. Инвертирующий вход 20 первого компаратора 21 (К1), неинвертирующий вход 22 второго компаратора 23 (К2) и неинвертирующий вход 24 третьего компаратора 25 (К3) соединены с выходом 10 первого усилителя 9 (У1). Инвертирующий вход 26 третьего компаратора 25 (К3) подключен к общему проводу устройства. Неинвертирующий вход 27 первого компаратора 21 (К1) соединен с выходом 28 первого источника опорного напряжения 29 (ИОН1) и вторым входом 30 третьего мультиплексора 18 (М3). Инвертирующий вход 31 второго компаратора 23 (К2) соединен с выходом 32 второго источника опорного напряжения 33 (ИОН2) и вторым входом 34 второго мультиплексора 15 (М2). Первые входы 35, 36 соответственно второго 15 (М2) и третьего 18 (М3) мультиплексоров подключены к общему проводу устройства. Выход 37 первого компаратора 21 (К1) соединен с первым входом 38 второго логического элемента И 39 (ЛЭ2) и первым входом (D-вход) 40 первого триггера 41 (Т1), инверсный выход 42 которого подключен к третьему (адресному) входу 43 второго мультиплексора 15 (М2). Выход 44 второго компаратора 23 (К2) соединен с первым входом 45 второго логического элемента И 39 (ЛЭ2) и первым входом (D-вход) 46 второго триггера 47 (Т2), инверсный выход 48 которого подключен к третьему (адресному) входу 49 третьего мультиплексора 18 (М3). Второй вход (тактовый) 50 первого триггера 41 (Т1) соединен с вторым входом (тактовым) 51 второго триггера 47 (Т2) и выходом 52 второго логического элемента И 39 (ЛЭ2). Третий вход (установки) 53 первого триггера 41 (Т1) соединен с третьим входом (установки) 54 второго триггера 47 (Т2) и выходом 55 первого логического элемента И 56 (ЛЭ1), второй вход 57 которого соединен с выходом 58 третьего компаратора 25 (К3), а первый вход 59 подключен к выходу 5 таймера 6 (ТМ).

Устройство работает следующим образом.

Входное напряжение произвольной формы U_вх (фиг. 2) поступает на входы 2, 3 первого мультиплексора 1 (M1).

В момент времени t₀=0 при включении питания устройства таймер 6 (ТМ) формирует на выходе 5 сигнал начальной установки (U₅) в виде напряжения логического нуля длительностью 10 мс, поступающий на адресный вход 4 первого мультиплексора 1 (M1) и первый вход 59 первого логического элемента И 56 (ЛЭ1). Выход 7 первого мультиплексора 1 (M1) переключается на первый вход 3. Тогда напряжение на этом выходе равно U₇=U₃=0. Напряжение на входе 8 первого усилителя 9 (У1) и его выходе 10 (U₁₀) при коэффициенте усиления К₁, равном например, единице, равно напряжению на входе 3 первого мультиплексора 1 (M1), т.е. нулю. Сигнал сброса с выхода 55 первого логического элемента И 56 (ЛЭ1) поступает на входы установки 53, 54 триггеров 41 (Т1) и 47 (Т2), вследствие чего на инверсных выходах 42, 48 этих триггеров и на адресных входах 43, 49 второго 15 (М2) и третьего 18 (М3) мультиплексоров устанавливаются напряжения логического нуля U₄₂=U₄₈=0. Выходы 14 и 17 мультиплексоров переключаются на первые входы 35 и 36 соответственно. Поэтому на втором 13 и третьем 16 входах второго усилителя 12 (У2) напряжения равны нулю. Напряжение на выходе 19 второго усилителя 12 (У2), представляющего собой неинвертирующий сумматор, равно сумме напряжений на первом 11, втором 13 и третьем 16 входах, т.е. U₁₉=K₂·(U₁₁+U₁₃+U₁₆)=K₂·U₁₁=K₂·U₁₀=0.

Таким образом, при начальной установке устройства компенсирующие напряжения равны нулю: ·U₁₄=U₁₃=0, U₁₇=U₁₆=0.

Напряжение U₁₀ с выхода 10 первого усилителя 9 (У1) поступает на инвертирующий вход 20 первого компаратора 21 (К1), неинвертирующий вход 22 второго компаратора 23 (К2) и неинвертирующий вход 24 третьего компаратора 25 (К3), у которого на инвертирующий вход 26 поступает напряжение, равное нулю. При этом на неинвертирующий вход 27 первого компаратора 21 (К1) и второй вход 30 третьего мультиплексора 18 (М3) поступает напряжение С/28 с выхода 28 первого источника опорного напряжения 29 (ИОН1), а на инвертирующий вход 31 второго компаратора 23 (К2) и второй вход 34 второго мультиплексора 15 (М2) поступает напряжение U₃₂ с выхода 32 второго источника опорного напряжения 33 (ИОН2). Напряжение с выхода 37 (U₃₇) первого компаратора 21 (К1), равное напряжению логической единицы, поступает на первый вход 38 второго логического элемента И 39 (ЛЭ2) и D-вход 40 первого триггера 41 (Т1). Напряжение с выхода 44 (U₄₄) второго компаратора 23 (К2), равное напряжению логической единицы, поступает на второй вход 45 второго логического элемента И 39 (ЛЭ2) и D-вход 46 второго триггера 47 (Т2). Напряжение с выхода 52 (U₅₂) второго логического элемента И 39 (ЛЭ2), равное напряжению логической единицы, поступает на тактовый вход 50 первого триггера 41 (Т2) и тактовый вход 51 второго триггера 47 (Т2). Напряжение с выхода 58 третьего компаратора 25 (К3), равное напряжению логической единицы, поступает на первый вход 57 первого логического элемента И 56 (ЛЭ1).

После окончания сигналов начальной установки (U₅) и сброса (U₅₅) в момент времени t=t₁ выходное напряжение таймера 6 (ТМ) устанавливается равным напряжению логической единицы, которое переключает выход 7 первого мультиплексора 1 (M1) на первый вход 2, т.е. на источник входного напряжения U_вх.

В интервале времени (t₁, t₂) положительное напряжение на выходе 10 первого усилителя 9 (У1) линейно нарастает. Выходное напряжение устройства, равное U₁₉=K₂·U₁₀, также нарастает по линейному закону и находится в допустимой зоне выходных напряжений устройства, верхняя U_выхгр1 и нижняя U_выхгр2 границы которой являются соответствующими границами линейного участка амплитудной характеристики

второго усилителя 12 (У2). По известным граничным напряжениям определяются требуемые значения опорных напряжений, формируемых первым и вторым источниками опорного напряжения 29 (ИОН1), 33 (ИОН2), из выражения

,

,

где U_оп1 - напряжение на выходе 28 (U₂₈) первого источника опорного напряжения 29 (ИОН1); U_оп2 - напряжение на выходе 32 (U₃₂) второго источника опорного напряжения 33 (ИОН2).

Высокая линейность работы второго усилителя 12 (У2) достигается, если выбрать напряжения U₂₈ и U₃₂ на 5% меньше расчетных U_оп1 и U_оп2 соответственно, или уменьшить на 5% коэффициент усиления К2 второго усилителя 12 (У2).

В момент времени t₂ входное напряжение и, следовательно, напряжение U₁₀ на выходе первого усилителя 9 (У1), поступающее на инвертирующий вход 20 первого компаратора 21 (К1) и неинвертирующий вход 22 второго компаратора 23 (К2), достигает уровня опорного напряжения U₂₈ на выходе 28 первого источника опорного напряжения 29 (ИОН1).

В интервале времени (t₂, t₃) напряжение на выходе 10 первого усилителя 9 (У1) превышает опорное положительное напряжение, т.е. U₁₀>U₂₈. Тогда в момент времени t₂ срабатывает первый компаратор 21 (К1) и на выходе 37 устанавливается напряжение логического нуля U₃₇=0, поступающее на первый вход 38 второго логического элемента И 39 (ЛЭ2) и D-вход 40 первого триггера 41 (Т1). Задним фронтом напряжения с выхода 52 (U₅₂) второго логического элемента И 39 (ЛЭ2), поступающего на тактовые входы 50 и 51 первого 41 (Т1) и второго 47 (Т2) триггеров, в первый триггер 41 (Т1) записывается логический нуль. Поэтому на инверсном выходе 42 первого триггера 41 (Т1) устанавливается напряжение логической единицы, которое поступает на адресный вход 43 второго мультиплексора 15 (М2). Последний подключает ко второму входу 13 второго усилителя 12 (У2) через второй вход 34 компенсирующее отрицательное напряжение U₃₂ с выхода 32 второго источника опорного напряжения 33 (ИОН2). Напряжение на первом входе 22 второго компаратора 23 (К2) больше, чем напряжение на втором входе 31. Поэтому на его выходе 44 остается напряжение логической единицы, поступающее на второй вход 45 второго логического элемента 39 (ЛЭ2) и D-вход 46 второго триггера 47 (Т2). В последний перезаписывается логическая единица и на инверсном выходе 48 второго триггера 47 (Т2) остается напряжение логического нуля U₄₈=0, которое поступает на адресный вход 49 третьего мультиплексора 18 (М3) и оставляет выход 17, подключенным к первому входу 36.

Пусть входное напряжение содержит постоянную и переменную составляющие

Напряжение на выходе устройства равно

При выполнении условия U₂₈=U₃₂ из формулы (1) получим

Таким образом, в выходном напряжении отсутствует положительная постоянная составляющая, а наблюдается лишь переменная составляющая с амплитудой U_m2, усиленной в К₂ раз.

В интервале времени (t₃, t₄) напряжение на выходе 10 первого усилителя 9 (У1) меньше опорного положительного напряжения, т.е. U₁₀<U₂₈, на выходе 37 первого компаратора 21 (К1) устанавливается напряжение логической единицы U₃₇=5 В, поступающее на первый вход 38 второго логического элемента И 39 (ЛЭ2) и D-вход 40 первого триггера 41 (Т1). В тоже время на выходе 44 второго компаратора 23 (К2) остается напряжение логической единицы U₄₄=5 В, поступающее на второй вход 45 второго логического элемента И 39 (ЛЭ2) и D-вход 46 второго триггера 47 (Т1). Так как на выходе 52 второго логического элемента И 39 (ЛЭ2) устанавливается напряжение логической единицы U₅₂=5 В, то состояние триггеров не изменяется. Вследствие этого, также не изменяются состояния второго и третьего мультиплексоров 15 (М2), 18 (М3). Напряжение на выходе устройства определяется выражением (2).

Работа устройства в интервале времени (t₄, t₅) аналогична работе в интервале времени (t₂, t₃).

В интервале времени (t₅, t₆) устройство работает при линейном входном напряжении, амплитуда которого не превышает допустимую зону входных напряжений (+U₂₈, -U₃₂) второго усилителя 12 (У2). Выходное напряжение устройства, как и входное, уменьшается по линейному закону. В момент времени t₆ напряжение на выходе 10 первого усилителя 9 (У1) равно нулю, поэтому напряжение на первом входе 24 третьего компаратора 25 (К3) также равно нулю. Третий компаратор 25 (К3), работающий в режиме детектора пересечения нулевого уровня напряжением на первом входе 24, формирует на выходе 58 сигнал сброса в виде напряжения логического нуля длительностью 10 мсек, который поступает на второй вход 57 первого логического элемента И 56 (ЛЭ1). Напряжение логической единицы U₅=5 В на первом входе 59 первого логического элемента И 56 (ЛЭ1) разрешает прохождение сигнала сброса U₅₈ на выход 55 первого логического элемента И 56 (ЛЭ1). Напряжение U₅₅ поступает на входы установки 53 и 54 первого и второго триггеров 41 (Т1), 47 (Т2). На инверсных выходах 42, 48 этих триггеров устанавливаются напряжения логического нуля, поступающие на адресные входы 43 и 49 второго 15 (М2) и третьего 18 (М3) мультиплексоров. Последние отключают компенсирующее опорное отрицательное напряжение U₃₂ от второго входа 13 второго усилителя 12 (У2) и подключают на его второй 13 и третий 16 входы напряжение общего провода устройства. Таким образом, компенсирующие напряжения на втором 13 и третьем 16 входах второго усилителя 12 (У2) отсутствуют.

В интервале времени (t₆, t₉) во входном напряжении отсутствует постоянная составляющая и амплитуда переменной составляющей U_m1 не превышает уровней опорных напряжений U₂₈ и U₃₂. Первый и второй триггеры 41 (Т1), 47 (Т2) находятся в состоянии сброса, на их выходах 42 и 48 установлены напряжения логического нуля. Второй и третий мультиплексоры 15 (М2), 18 (М3) подключают на второй 13 и третий 16 входы второго усилителя 12 (У2) напряжение общего провода устройства. В моменты времени t₇ и t₈ при пересечения нулевого уровня выходным напряжением U₁₀ первого усилителя 9 (У1) третий компаратор 25 (К3) формирует два сигнала сброса U₅₅, подтверждающие состояние сброса первого и второго триггеров 41 (Т1), 47 (Т2).

В интервале времени (t₉, t₁₁) входное напряжение треугольного вида и, соответственно, напряжение на выходе 10 первого усилителя 9 (У1) содержит как постоянную, так и переменную составляющие в отрицательной области напряжения. С целью упрощения представим это напряжение в виде

где Δ(t) - условная запись выражения для треугольного сигнала.

В момент времени t₉ напряжение на выходе 10 первого усилителя 9 (У1) сравнивается вторым компаратором 23 (К2) с опорным отрицательным напряжением U₃₂. При U₁₀<U₃₂, срабатывает второй компаратор 23 (К2) и на выходе 44 устанавливается напряжение логического нуля U₄₄=0, поступающее на второй вход 45 второго логического элемента И 39 (ЛЭ2) и D-вход 46 второго триггера 47 (Т2). Задним фронтом напряжения с выхода 52 второго логического элемента И 39 (ЛЭ2), поступающего на тактовые входы 50 и 51 первого 41 (Т1) и второго 47 (Т2) триггеров, во второй триггер 47 (Т2) записывается логический нуль. Поэтому на инверсном выходе 48 второго триггера 47 (Т2) устанавливается напряжение логической единицы, которое поступает на адресный вход 49 третьего мультиплексора 18 (М3). Последний подключает к третьему входу 16 второго усилителя 12 (У2) через второй вход 30 компенсирующее напряжение U₂₈ с выхода 28 первого источника опорного напряжения 29 (ИОН1). Напряжение на первом входе 27 первого компаратора 21 (К1) больше, чем напряжение на втором входе 20. Поэтому на его выходе 37 остается напряжение логической единицы, поступающее на первый вход 38 второго логического элемента 39 (ЛЭ2) и D-вход 40 первого триггера 41 (Т1). В последний записывается логическая единица. Поэтому на инверсном выходе 42 первого триггера 41 (Т1) остается напряжение логического нуля U₄₂=0, которое поступает на адресный вход 43 второго мультиплексора 15 (М2) и оставляет выход 14 этого мультиплексора подключенным к первому входу 35. Напряжение на выходе устройства равно

При выполнении условия U₂₈=U₃₂ получим

Таким образом, в выходном напряжении отсутствует отрицательная постоянная составляющая, а наблюдается лишь переменная составляющая, усиленная в К₂ раз.

В интервале времени (t₁₀, t₁₁) входное напряжение находится в допустимой зоне (+U₂₈, -U₃₂). В момент времени t₁₀ на выходе 37 первого компаратора 21 (К1) остается напряжение логической единицы, срабатывает второй компаратор 23 (К2), на его выходе 44 устанавливается напряжение логической единицы. На выходе 52 второго логического элемента И 39 (ЛЭ2) также устанавливается напряжение логической единицы. Передний фронт этого напряжения не переключает первый и второй триггеры 41 (Т1), 47 (Т2). Поэтому состояния второго и третьего мультиплексоров 15 (М2), 18 (М3) не изменяются, т.е. будут такими же, как в момент времени t₉.

В интервале времени (t₁₁, t₁₂) входное напряжение, состоящее из постоянной и переменной составляющих, находится в допустимой зоне (+U₂₈, -U₃₂), поэтому состояния узлов устройства аналогично состояниям для интервала времени (t₁₀, t₁₁). Путем компенсации отрицательного напряжения U₃₂ выходное напряжение устройства сдвигается в область положительных напряжений и содержит как постоянную, так и переменную составляющие, усиленные в К₂ раз.

В момент времени t₁₂, когда входное напряжение равно нулю, срабатывает третий компаратор 25 (К3), работающий в режиме детектора пересечения нулевого уровня, формируется сигнал сброса U₅₅, сбрасывающий первый и второй триггеры 41 (Т1), 47 (Т2). Посредством второго 15 (М2) и третьего 18 (М3) мультиплексоров отключается от третьего входа 16 второго усилителя 12 (У2) опорное положительное напряжение U₂₈, второй 13 и третий 16 входы второго усилителя 12 (У2) подключаются к общему проводу устройства. Устройство переходит в начальное состояние.

Анализ работы устройства в моменты времени t₂, t₆, t₉, t₁₂, в которых происходит переключение первого и второго триггеров 41 (Т1), 47 (Т2) и соответственно, второго и третьего мультиплексоров 15 (М2), 18 (М3), показывает, что время подключения компенсирующих напряжений с первого или второго источников опорных напряжений 29 (ИОН1), 33 (ИОН2) к третьему 16 или второму 13 входам второго усилителя 12 (У2) определяется динамическими параметрами узлов устройства: временем задержки распространения сигнала в первом и втором логических элементах И 56 (ЛЭ1), 39 (ЛЭ2), первого и второго триггеров 41 (Т1), 47 (Т2), временем задержки включения первого, второго и третьего компараторов 21 (К1), 23 (К2), 25 (К3), второго и третьего мультиплексоров 15 (М2), 18 (М3) и временем установления второго усилителя 12 (У2). В наихудшем случае суммирования всех этих временных задержек время компенсации постоянной составляющей выходного напряжения устройства не превышает 5 мкс.

В прототипе длительность импульсов компенсации постоянной составляющей выходного напряжения достигает 10 мс, что в 2000 раз больше, чем в заявляемом устройстве.

Другим достоинством заявляемого устройства является работа второго усилителя 12 (У2) только в допустимой зоне (+U_выхгр1, -U_выхгр2), т.е. в линейном режиме, без вхождения в режим насыщения выходных каскадов при больших уровнях выходного напряжения. Достигается это тем, что в заявляемом устройстве контроль допустимой зоны напряжений производится непрерывно и не по выходу устройства, а по уровню напряжения на первом входе 11 второго усилителя 12 (У2). В прототипе же первый и второй компараторы контролируют выходное напряжение второго усилителя 12 (У2), поэтому в случае достижения верхней или нижней границы выходного напряжения на время работы схемы компенсации выходные каскады второго усилителя 12 (У2) будут работать в нелинейном режиме, т.е. в режиме насыщения. При этом длительность нахождения в насыщенном состоянии может быть сравнительно большой из-за работы схемы компенсации в периодическом режиме через каждые 4 секунды. Вследствие этого, увеличивается время выхода прототипа из режима насыщения, повышается потребляемая мощность от источника питания, появляются импульсные помехи по цепям питания, которые ухудшают чувствительность устройства и его быстродействие.

Погрешность заявляемого устройства, как и прототипа, определяется дрейфом постоянной составляющей выходного напряжения устройства. Как известно при каскадном (последовательном соединении) усилителей дрейф такого многокаскадного усилителя зависит только от дрейфа, приведенного к входу, первого усилителя. В современных интегральных операционных усилителях температурный и временной дрейфы не превышают сотни нВ/°C и сотни нВ/месяц. Другим источником погрешности является дрейф опорных напряжений. Использование прецизионных источников опорных напряжений позволяет снизить температурную и временную нестабильность компенсирующих напряжений до уровня операционных усилителей.

В прототипе стабильность скомпенсированной постоянной составляющей зависит не только от операционных усилителей, но и от постоянства напряжения на конденсаторе схемы компенсации. В связи с неизбежным разрядом последнего и используется периодический режим работы схемы компенсации через каждые 4 секунды.

Напряжение конденсатора прототипа и опорные напряжения заявляемого устройства линейно суммируются с напряжениями на других входах второго усилителя. Поэтому влияние дрейфа напряжения конденсатора прототипа и опорных напряжений заявляемого устройства на дрейф выходных напряжений аналогичны.

В связи с вышеизложенным заявляемое устройство по точности не уступает прототипу.

Таким образом, из-за непрерывного контроля допустимой зоны напряжений не на выходе, а на входе второго усилителя посредством трех компараторов, подключения компенсирующих опорных напряжений двумя малоинерционными мультиплексорами, быстродействие заявляемого устройства выше быстродействия прототипа при той же точности.

Опытный экземпляр усилителя с компенсацией постоянной составляющей выходного напряжения был выполнен на аналоговых и цифровых микросхемах.

Первый усилитель 9 (У1) с коэффициентом усиления, равным единице, выполнен на микросхеме АМР01А, представляющей собой интегральный инструментальный усилитель с параметрами: температурный дрейф напряжения смещения 0,15 мкВ/°C, временной дрейф напряжения смещения 0,2 мкВ/месяц, быстродействие 4,5 В/мкс, частота единичного усиления 570 кГц. Заметим, что в случае необходимости усиления малых сигналов (сотни мкВ-десятки мВ) коэффициент усиления может быть увеличен до 10. Питание усилителя двуполярное ±5 В.

Второй усилитель 12 (У2), представляющий собой неинвертирующий трехвходовой сумматор, выполнен на операционном усилителе ОР37 с параметрами: температурный дрейф напряжения смещения 0,5 мкВ/°C, временной дрейф напряжения смещения 0,2 мкВ/месяц, быстродействие 17 В/мкс, частота единичного усиления 63 МГц. Коэффициент усиления равен 40. Питание усилителя двуполярное ±12 В. При этом U_выхгр1=10 В, U_выхгр2=-10 В.

Компараторы 21 (К1), 23 (К2) выполнены на интегральной микросхеме LM111 с выходным сигналом ТТЛ уровня.

Компаратор 25 (К3) выполнен на интегральной микросхеме Н11АА1, представляющей собой оптоэлектронный прибор с двумя входными включенными встречно светодиодами и выходным фототранзистором.

В качестве мультиплексоров 1 (M1), 15 (М2), 18 (М3) использовалась интегральная микросхема ADG419, представляющая собой аналоговый коммутатор с двумя входами, выходом и цифровым адресным входом.

Источник опорного положительного напряжения 29 (ИОН1) выполнен на интегральном стабилизаторе REF192E с выходным напряжением 2,5 В и температурным коэффициентом 2·10^-6/°C. С помощью резистивного делителя это напряжение уменьшено до плюс 200 мВ.

Источник опорного отрицательного напряжения 33 (ИОН2) выполнен на интегральном стабилизаторе REF192E и операционном усилителе ОР07 в режиме инвертора, выходное напряжение которого равно минус 200 мВ.

Триггеры 41 (Т1) и 47 (Т2) выполнены на интегральной микросхеме SN74ALS74A, содержащей два тактируемых D-триггера с прямыми и инверсными выходами, входами сброса и установки.

Логические элементы 39 (ЛЭ2) и 56 (ЛЭ1) выполнены на интегральной микросхеме SN74ALS08, содержащей 4 логических элемента 2И.

Таймер 6 (ТМ) выполнен на интегральной микросхеме NE555, работающей в режиме ждущего мультивибратора с длительностью выходного импульса логического нуля 10 мс.

Быстродействие заявляемого устройства определялось методом измерения времени установления по переходной характеристике, которая является реакцией устройства на ступенчатую функцию. При экспериментальных исследованиях на вход устройства подавалось положительное напряжение прямоугольной формы длительностью 6 мс амплитудой 325 мВ частотой 100 Гц с генератора импульсов Г5-54. Для визуализации и записи выходного напряжения устройства применялся цифровой осциллограф Agilent DSO 1012А.

Как видно из фиг. 3 переходный процесс в интервале времени (t₁, t₂) опытного экземпляра заявляемого устройства аналогичен изменению выходного напряжения U₁₉ на фиг. 2 в этом же интервале времени. Время установления, которое и является временем срабатывания схемы компенсации постоянной составляющей выходного напряжения, равно t_уст=t₃-t₁≈1 мкс, что в 10000 раз меньше длительности импульсов компенсации в прототипе.

Claims (1)

1. Усилитель с компенсацией постоянной составляющей выходного напряжения, содержащий первый и второй усилители, причем выход первого усилителя соединен с первым входом второго усилителя, выход которого подключен к выходу устройства, первый и второй компараторы, у которых инвертирующий вход первого компаратора соединен с неинвертирующим входом второго компаратора, неинвертирующий вход первого компаратора подключен к выходу первого источника опорного напряжения, инвертирующий вход второго компаратора подключен к выходу второго источника опорного напряжения, логический элемент И, вход которого подключен к выходу таймера, отличающийся тем, что вход первого усилителя соединен с выходом первого мультиплексора, у которого первый вход подключен к входу устройства, второй вход соединен с общим проводом устройства, третий вход подключен к выходу таймера, второй вход первого логического элемента И подключен к выходу третьего компаратора, инвертирующий вход которого соединен с общим проводом устройства, неинвертирующий вход третьего компаратора подключен к инвертирующему входу первого компаратора, выход первого компаратора соединен с первым входом первого триггера и первым входом второго логического элемента И, второй вход которого подключен к выходу второго компаратора и первому входу второго триггера, выход второго логического элемента И соединен со вторыми входами первого и второго триггеров, третьи входы которых подключены к выходу первого логического элемента И, выход первого триггера соединен с третьим входом второго мультиплексора, выход которого подключен к второму входу второго усилителя, выход второго триггера соединен с третьим входом третьего мультиплексора, выход которого подключен к третьему входу второго усилителя, первые входы второго и третьего мультиплексоров соединены с общим проводом устройства, второй вход второго мультиплексора подключен к выходу второго источника опорного напряжения, второй вход третьего мультиплексора соединен с выходом первого источника опорного напряжения.

   

Images