RU157117U1 - ADAPTIVE CALCULATOR FOR SUPPRESSION OF INTERFERENCE - Google Patents

ADAPTIVE CALCULATOR FOR SUPPRESSION OF INTERFERENCE Download PDF

Info

Publication number
RU157117U1
RU157117U1 RU2015126146/08U RU2015126146U RU157117U1 RU 157117 U1 RU157117 U1 RU 157117U1 RU 2015126146/08 U RU2015126146/08 U RU 2015126146/08U RU 2015126146 U RU2015126146 U RU 2015126146U RU 157117 U1 RU157117 U1 RU 157117U1
Authority
RU
Russia
Prior art keywords
inputs
main
unit
outputs
adder
Prior art date
Application number
RU2015126146/08U
Other languages
Russian (ru)
Inventor
Дмитрий Иванович Попов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет"
Priority to RU2015126146/08U priority Critical patent/RU157117U1/en
Application granted granted Critical
Publication of RU157117U1 publication Critical patent/RU157117U1/en

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

Адаптивный вычислитель для подавления помех, содержащий первый, второй и третий основные блоки задержки, первый, второй и третий комплексные перемножители, блок измерения фазы, основной весовой блок, блок весовых коэффициентов, основной сумматор и синхрогенератор, при этом входы первого основного блока задержки соединены с первыми входами блока измерения фазы, вторые входы которого соединены с выходами первого основного блока задержки, выходы блока измерения фазы соединены с первыми входами первого, второго и третьего комплексных перемножителей, выходы второго основного блока задержки соединены со вторыми входами второго комплексного перемножителя, выходы которого соединены со входами третьего основного блока задержки, выходы которого соединены со вторыми входами третьего комплексного перемножителя, входы второго основного блока задержки соединены с первыми входами основного сумматора, выходы второго комплексного перемножителя соединены с первыми входами основного весового блока, выходы которого соединены со вторыми входами основного сумматора, первый выход блока весовых коэффициентов соединен со вторым входом основного весового блока, выход синхрогенератора соединен с синхровходами первого, второго и третьего основных блоков задержки, первого, второго и третьего комплексных перемножителей, блока измерения фазы, основного весовой блока, блока весовых коэффициентов и основного сумматора, отличающийся тем, что введены первый и второй дополнительные блоки задержки, дополнительный сумматор, дополнительный весовой блок и коммутатор, при этом входы первого основного блока задержки соединены с �An adaptive computer for suppressing interference, comprising the first, second and third main delay units, the first, second and third complex multipliers, a phase measuring unit, a main weight unit, a weighting unit, a main adder and a clock generator, wherein the inputs of the first main delay unit are connected to the first inputs of the phase measurement unit, the second inputs of which are connected to the outputs of the first main delay unit, the outputs of the phase measurement unit are connected to the first inputs of the first, second and third complex scissors, the outputs of the second main delay unit are connected to the second inputs of the second complex multiplier, the outputs of which are connected to the inputs of the third main delay unit, the outputs of which are connected to the second inputs of the third complex multiplier, the inputs of the second main delay unit are connected to the first inputs of the main adder, the outputs of the second complex multipliers are connected to the first inputs of the main weight unit, the outputs of which are connected to the second inputs of the main adder, the first output the weight coefficients are connected to the second input of the main weight block, the output of the sync generator is connected to the clock inputs of the first, second and third main delay blocks, the first, second and third complex multipliers, the phase measurement block, the main weight block, the weight coefficient block and the main adder, characterized in that the first and second additional delay units, an additional adder, an additional weight unit and a switch are introduced, while the inputs of the first main delay unit are connected to

Description

Устройство относится к вычислительной технике и может быть использовано в автоматизированных когерентно-импульсных системах для выделения сигналов движущихся целей на фоне пассивных помех при вобуляции периода повторения зондирующих импульсов.The device relates to computer technology and can be used in automated coherent-pulse systems to isolate the signals of moving targets against the background of passive interference during the wobble of the repetition period of the probe pulses.

Известно цифровое устройство для подавления пассивных помех [1], содержащее два канала, каждый из которых состоит из трех основных и двух дополнительных перемножителей, сумматора и последовательно соединенных первого и второго блоков памяти, а также вычислительный блок и последовательно соединенные блок измерения фазы и функциональный преобразователь. Однако данное устройство при вобуляции периода повторения из-за сужения полосы задерживания помехи имеет низкую эффективность выделения сигналов движущихся целей.A digital device for suppressing passive interference [1] is known, which contains two channels, each of which consists of three main and two additional multipliers, an adder and series-connected first and second memory blocks, as well as a computing unit and a series-connected phase measuring unit and a functional converter . However, this device when wobbling the repetition period due to the narrowing of the interference delay band has a low efficiency of signal extraction of moving targets.

Другим известным устройством является корреляционный автокомпенсатор [2], который содержит ряд блоков задержки, два перемножителя, сумматор и блок оценки параметров коррелированной помехи. Этому устройству также присущ ряд недостатков, среди которых наиболее существенными являются: низкая эффективность выделения сигналов движущихся целей из-за сужения полосы задерживания пассивной помехи при вобуляции периода повторения и плохое подавление кромок протяженной помехи, что является следствием большой постоянной времени цепи адаптивной обратной связи.Another known device is the correlation auto-compensator [2], which contains a number of delay units, two multipliers, an adder and a unit for estimating the parameters of the correlated noise. This device also has a number of drawbacks, among which the most significant are: low efficiency of signal extraction of moving targets due to narrowing of the passive jamming delay band during the wobble of the repetition period and poor suppression of extended interference edges, which is a consequence of the large time constant of the adaptive feedback circuit.

Наиболее близкий к данному устройству цифровой вычислитель для адаптивного подавления помех [3], выбранный в качестве прототипа, содержит первый, второй и третий основные блоки задержки, первый, второй и третий комплексные перемножители, блок измерения фазы, основной весовой блок, блок весовых коэффициентов, основной сумматор и синхрогенератор. Данное устройство не обеспечивает достаточной эффективности выделения сигналов движущихся целей из-за сужения полосы задерживания пассивной помехи при вобуляции периода повторения.Closest to this device, a digital computer for adaptive interference suppression [3], selected as a prototype, contains the first, second and third main delay units, the first, second and third complex multipliers, a phase measurement unit, a main weight unit, a weight coefficient unit, main adder and sync generator. This device does not provide sufficient efficiency of signal extraction of moving targets due to the narrowing of the passive jamming delay band during the wobble of the repetition period.

Задачей, решаемой в заявляемом устройстве, является повышение эффективности подавления пассивных помех и выделения сигналов движущихся целей при вобуляции периода повторения на фоне пассивных помех с априорно неизвестной доплеровской скоростью.The problem to be solved in the inventive device is to increase the efficiency of suppressing passive interference and highlighting signals of moving targets when the repetition period is wobbled against a background of passive interference with an a priori unknown Doppler speed.

Для решения поставленной задачи в адаптивный вычислитель для подавления помех, содержащий первый, второй и третий основные блоки задержки, первый, второй и третий комплексные перемножители, блок измерения фазы, основной весовой блок, блок весовых коэффициентов, основной сумматор и синхрогенератор, введены первый и второй дополнительные блоки задержки, дополнительный сумматор, дополнительный весовой блок и коммутатор.To solve the problem, an adaptive computer for suppressing interference, containing the first, second and third main delay units, the first, second and third complex multipliers, a phase measuring unit, a main weight unit, a weight coefficient block, a main adder and a clock generator, introduced the first and second additional delay units, additional adder, additional weight unit and switch.

Дополнительные блоки, введенные в предлагаемое устройство, являются известными. Так, соединенные вместе первый основной блок задержки, первый комплексный перемножитель, блок измерения фазы и дополнительный сумматор применяются для подавления пассивных помех, однако неизвестно их применение совместно с первым и вторым дополнительными блоками задержки и вторым и третьим комплексными перемножителями для более точной компенсации помехи. Новыми являются связи между третьим комплексным перемножителем, дополнительным весовым блоком, блоком весовых коэффициентов, основным сумматором и коммутатором, а также связи между синхрогенератором и остальными блоками адаптивного вычислителя для подавления помех, обеспечивающими, соответственно, оптимальную и согласованную обработку вобулированной последовательности импульсов, что приводит в сочетании с более точной компенсацией помехи к повышению эффективности выделения сигналов движущихся целей при вобуляции периода повторения на фоне пассивных помех с априорно неизвестной доплеровской скоростью.Additional blocks introduced into the proposed device are known. So, the first main delay unit, the first complex multiplier, the phase measuring unit, and the additional adder connected together are used to suppress passive interference, however, their application is not known together with the first and second additional delay units and the second and third complex multipliers for more accurate interference compensation. The links between the third complex multiplier, the additional weight block, the weight coefficient block, the main adder and the switch, as well as the links between the sync generator and other blocks of the adaptive calculator for noise suppression, which provide, respectively, optimal and consistent processing of the wobbled pulse sequence, which result in combined with more accurate compensation of interference to increase the efficiency of the selection of signals of moving targets during a wobble period against a background of passive interference with an a priori unknown Doppler velocity.

Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является повышение эффективности подавления пассивных помех и выделения сигналов движущихся целей при вобуляции периода повторения на фоне пассивных помех с априорно неизвестной доплеровской скоростью.The technical result provided by the given set of features is to increase the efficiency of suppressing passive interference and highlighting the signals of moving targets when the repetition period is wobbled against the background of passive interference with an a priori unknown Doppler speed.

Заявляемое решение носит технический характер, осуществимо, воспроизводимо и, следовательно, является промышленно применимым.The claimed solution is technical in nature, feasible, reproducible and, therefore, is industrially applicable.

На фиг. 1 представлена структурная электрическая схема адаптивного вычислителя для подавления помех; на фиг. 2 - основного блока задержки; на фиг. 3 - комплексного перемножителя; на фиг. 4 - блока измерения фазы; на фиг. 5 - весового блока; на фиг. 6 - блока весовых коэффициентов; на фиг. 7 - основного сумматора; на фиг. 8 - дополнительного блока задержки; на фиг. 9 - дополнительного сумматора; на фиг. 10 - блока комплексного сопряжения; на фиг. 11 - накопителя; на фиг. 12 - блока вычисления модуля; на фиг. 13 - комплексного сумматора; на фиг. 14 - комплексного инвертора; на фиг. 15 изображены зависимости выигрыша в усредненном по доплеровской фазе сигнала коэффициенте улучшения отношения сигнал/помеха предложенного адаптивного вычислителя по сравнению с прототипом.In FIG. 1 shows a block diagram of an adaptive calculator for suppressing interference; in FIG. 2 - the main block delay; in FIG. 3 - complex multiplier; in FIG. 4 - phase measurement unit; in FIG. 5 - weight block; in FIG. 6 - block weighting factors; in FIG. 7 - the main adder; in FIG. 8 - additional delay unit; in FIG. 9 - additional adder; in FIG. 10 - block complex conjugation; in FIG. 11 - drive; in FIG. 12 - module calculation unit; in FIG. 13 - complex adder; in FIG. 14 - integrated inverter; in FIG. 15 shows the dependencies of the gain in the signal-to-noise ratio coefficient of the proposed adaptive calculator, averaged over the Doppler phase of the signal, in comparison with the prototype.

Адаптивный вычислитель для подавления помех (фиг. 1) содержит первый, второй и третий основные блоки 1 задержки, первый, второй и третий комплексные перемножители 2, блок 3 измерения фазы, основной весовой блок 4, блок 5 весовых коэффициентов, основной сумматор 6, синхрогенератор 7, первый и второй дополнительные блоки 8 задержки, дополнительный сумматор 9, дополнительный весовой блок 10 и коммутатор 11; основной блок 1 задержки (фиг. 2) содержат два оперативных запоминающих устройства (ОЗУ) 12; комплексный перемножитель 2, 17 (фиг. 3) содержит два канала (I, II), каждый из которых содержит перемножители 13, 14 и сумматор 15; блок 3 измерения фазы (фиг. 4) содержит блок 16 комплексного сопряжения, комплексный перемножитель 17, накопитель 18, блок 19 вычисления модуля и два делителя 20; весовой блок 4, 10 (фиг. 5) содержит два перемножителя 21; блок 5 весовых коэффициентов (фиг. 6) содержит два блока 22 постоянного запоминающего устройства (ПЗУ); основной сумматор 6 (фиг. 7) содержит два комплексных сумматора 23; дополнительный блок 8 задержки (фиг. 8) содержит два ОЗУ 24; дополнительный сумматор 9 (фиг. 9) содержит комплексный инвертор 25 и комплексный сумматор 26; блок 16 комплексного сопряжения (фиг. 10) содержит инвертор 27; накопитель 18 (фиг. 11) содержит два канала (I, II), состоящих из n элементов 28 задержки на интервал tд и n сумматоров 29; блок 19 вычисления модуля (фиг. 12) содержит два перемножителя 30, сумматор 31 и блок 32 извлечения квадратного корня; комплексный сумматор 23, 26 (фиг. 13) содержит два сумматора 33; комплексный инвертор 24 (фиг. 14) содержит два инвертора 34.The adaptive computer for suppressing interference (Fig. 1) contains the first, second, and third main delay units 1, the first, second, and third complex multipliers 2, the phase measurement unit 3, the main weight unit 4, the weighting unit 5, the main adder 6, and the clock generator 7, the first and second additional delay units 8, an additional adder 9, an additional weight unit 10, and a switch 11; the main unit 1 delay (Fig. 2) contain two random access memory (RAM) 12; complex multiplier 2, 17 (Fig. 3) contains two channels (I, II), each of which contains multipliers 13, 14 and the adder 15; the phase measuring unit 3 (Fig. 4) comprises a complex conjugation unit 16, a complex multiplier 17, a storage device 18, a module calculation unit 19, and two dividers 20; the weight unit 4, 10 (Fig. 5) contains two multipliers 21; block 5 weighting factors (Fig. 6) contains two blocks 22 of read-only memory (ROM); the main adder 6 (Fig. 7) contains two complex adders 23; additional block 8 delay (Fig. 8) contains two RAM 24; additional adder 9 (Fig. 9) contains a complex inverter 25 and a complex adder 26; block 16 complex interface (Fig. 10) contains an inverter 27; drive 18 (Fig. 11) contains two channels (I, II), consisting of n delay elements 28 for the interval t d and n adders 29; the module calculation unit 19 (FIG. 12) comprises two multipliers 30, an adder 31 and a square root extraction unit 32; complex adder 23, 26 (Fig. 13) contains two adders 33; complex inverter 24 (Fig. 14) contains two inverters 34.

Адаптивный вычислитель для подавления помех работает следующим образом.Adaptive calculator for suppressing interference works as follows.

Пачка когерентных радиоимпульсов, состоящая из пассивной помехи, значительно превышающей сигнал от цели, поступает на вход радиоприемного устройства, в котором усиливается, в квадратурных фазовых детекторах переносится на видеочастоту, а затем подвергается аналого-цифровому преобразованию (соответствующие блоки на фиг. 1 не показаны).A pack of coherent radio pulses, consisting of passive interference significantly exceeding the signal from the target, is fed to the input of the receiving device, in which it is amplified, is transferred to the video frequency in quadrature phase detectors, and then subjected to analog-to-digital conversion (the corresponding blocks in Fig. 1 are not shown) .

Отсчеты поступают в моменты времени, разделенные p неэквидистантными или неравными временными интервалами T1, T2, …, Ti, …, Тp, и образуют ядро вобуляции, повторяющееся с постоянным периодом вобуляции:The readings are received at time instants separated by p non-equidistant or unequal time intervals T 1 , T 2 , ..., T i , ..., T p , and form the core of the wobble, repeating with a constant wobble period:

Figure 00000002
,
Figure 00000002
,

где p - количество периодов повторения в ядре вобуляции.where p is the number of repetition periods in the core of the wobble.

Цифровые коды (xkl, ykl) обеих квадратурных проекций, следующие через неэквидистантные интервалы T1, T2, …, в каждом элементе разрешения по дальности (кольце дальности) каждого периода повторения образуют последовательность комплексных чиселDigital codes (x kl , y kl ) of both quadrature projections following through non-equidistant intervals T 1 , T 2 , ..., in each range resolution element (range ring) of each repetition period form a sequence of complex numbers

Ukl=xkl+iykl=|Ukl|exp(iθkl),U kl = x kl + iy kl = | U kl | exp (iθ kl ),

где k - номер текущего периода, l - номер текущего кольца дальности, θkl - текущая фаза (обычно помехи, ввиду ее значительного превышения над сигналом), причемwhere k is the number of the current period, l is the number of the current range ring, θ kl is the current phase (usually interference, due to its significant excess over the signal), and

Figure 00000003
,
Figure 00000003
,

где φ0l - начальная фаза; φjl - доплеровский сдвиг фазы помехи за период Tj, равный φjl=2πfjlTj, здесь fjl - доплеровская частота помехи.where φ 0l is the initial phase; φ jl is the Doppler phase shift of the interference over the period T j equal to φ jl = 2πf jl T j , here f jl is the Doppler frequency of the interference.

Цифровые отсчеты в заявляемом адаптивном вычислителе (фиг. 1) поступают на входы первого основного блока 1 задержки и на соединенные с ними входы первого дополнительного блока 8 задержки и первые входы блока 3 измерения фазы, на вторые входы которого поступают задержанные цифровые отсчеты, соответствующие предыдущему периоду зондирования.Digital readings in the inventive adaptive calculator (Fig. 1) are supplied to the inputs of the first main delay unit 1 and to the inputs of the first additional delay unit 8 and the first inputs of the phase measurement unit 3 connected to them, the second inputs of which receive delayed digital samples corresponding to the previous period sounding.

В блоке 3 измерения фазы (фиг. 4) вычисляются оценки доплеровского сдвига фазы помехи за k-й период повторения (k=1, 2, …) для каждого l-го элемента разрешения по дальности (l=1, 2, …). При этом в блоке 16 комплексного сопряжения с помощью инвертора 27 (фиг. 10) происходит инвертирование знака мнимых проекций. В комплексном перемножителе 17 происходит перемножение соответствующих комплексных чисел, реализуемое путем операций с проекциями этих чисел в соответствии с фиг. 3. Образованные величиныIn block 3 of the phase measurement (Fig. 4), the estimates of the Doppler phase shift of the interference for the k-th repetition period (k = 1, 2, ...) for each l-th element of the range resolution (l = 1, 2, ...) are calculated. At the same time, in block 16 of complex conjugation using an inverter 27 (Fig. 10), the sign of imaginary projections is inverted. In the complex multiplier 17, the multiplication of the corresponding complex numbers occurs, realized by operations with the projections of these numbers in accordance with FIG. 3. Formed values

Figure 00000004
Figure 00000004

поступают в накопитель 18 (фиг. 11), осуществляющий с помощью элементов 28 задержки и сумматоров 29 скользящее вдоль дальности в каждом периоде повторения суммирование произведений

Figure 00000005
с n+1 смежных элементов разрешения по дальности временного строба, кроме элемента с номером n/2+1, для чего выходные величины элемента 28 задержки с номером n/2 поступают только на последующий элемент 28 задержки (фиг. 11). При этом на выходах накопителя 18 (фиг. 11) образуются величиныenter the drive 18 (Fig. 11), which, using delay elements 28 and adders 29, summarizes the products sliding along the range in each repetition period
Figure 00000005
from n + 1 adjacent resolution elements according to the range of the temporary strobe, except for the element with the number n / 2 + 1, for which the output values of the delay element 28 with the number n / 2 go only to the subsequent delay element 28 (Fig. 11). Thus at the outputs of the drive 18 (Fig. 11) values are formed

Figure 00000006
Figure 00000006

где

Figure 00000007
- оценка сдвига фазы помехи за период Tk, усредненная по n смежным элементам разрешения по дальности.Where
Figure 00000007
- an estimate of the phase shift of the interference over a period T k averaged over n adjacent range resolution elements.

В блоке 19 вычисления модуля (фиг. 12) определяются величины |Yk|, а затем на выходах делителей 20 (фиг. 4) - величины

Figure 00000008
, поступающие на первые входы всех комплексных перемножителей 2.In block 19 for calculating the module (Fig. 12), the values | Y k | are determined, and then at the outputs of the dividers 20 (Fig. 4), the values
Figure 00000008
entering the first inputs of all complex multipliers 2.

Каждый из основных блоков 1 задержки (фиг. 2) состоит из параллельно включенных оперативных запоминающих устройств (ОЗУ) 12. Причем каждое ОЗУ 12 служит для хранения значений отсчетов с колец дальности одного квадратурного канала в течение периода.Each of the main blocks 1 delay (Fig. 2) consists of parallel-connected random access memory (RAM) 12. Moreover, each RAM 12 is used to store the values of the samples from the rings of the range of one quadrature channel for a period.

В основных блоках 1 задержки каждое из ОЗУ 12 используется для хранения только первых N отсчетов в каждом периоде повторения, где N=(Tmin+τ)/tд - количество колец дальности, соответствующее интервалу Tmin+τ, причем Tmin=min(T1,T2,…) - минимальный период повторения, τ - интервал, равный задержке оценок по отношению к среднему элементу обучающей выборки, исключенному в накопителе 18 (фиг. 11) в соответствии с выражением (1), tд - интервал (период) временной дискретизации.In the main delay units 1, each RAM 12 is used to store only the first N samples in each repetition period, where N = (T min + τ) / t d is the number of range rings corresponding to the interval T min + τ, and T min = min (T 1 , T 2 , ...) is the minimum repetition period, τ is the interval equal to the evaluation delay with respect to the middle element of the training sample, excluded in drive 18 (Fig. 11) in accordance with expression (1), t d is the interval (period) time sampling.

Величина интервала τ определяется выражениемThe value of the interval τ is determined by the expression

Figure 00000009
Figure 00000009

где tв - время вычисления оценки фазы помехи, n - количество элементов обучающей выборки.where t at is the calculation time of the estimation of the phase of the interference, n is the number of elements of the training sample.

Образованная в блоке 3 измерения фазы величина

Figure 00000010
перемножается с отсчетами, соответствующими предыдущему периоду зондирования Tk-1, задержанными во втором дополнительном блоке 8 задержки с целью временного согласования вводимых и компенсируемых фазовых сдвигов на интервал τ.The value formed in block 3 of the phase measurement
Figure 00000010
multiplied with samples corresponding to the previous sounding period T k-1 , delayed in the second additional delay unit 8 in order to temporarily coordinate the introduced and compensated phase shifts for the interval τ.

Первый дополнительный блок 8 задержки служит также для согласования времени прихода прямых и задержанных отсчетов соответственно на первые и вторые входы дополнительного сумматора 9. Каждый из дополнительных блоков 8 задержки (фиг. 8) состоит из параллельно включенных ОЗУ 24.The first additional delay unit 8 also serves to coordinate the arrival time of direct and delayed samples, respectively, at the first and second inputs of the additional adder 9. Each of the additional delay units 8 (Fig. 8) consists of RAM 24 connected in parallel.

Дополнительные блоки 8 задержки (фиг. 1, 8) осуществляют задержку входных отсчетов в реальном масштабе времени на интервал τ, определяемый из выражения (2). При этом каждое ОЗУ 24 служит для “скользящего” хранения τ/tд отсчетов.Additional blocks 8 delay (Fig. 1, 8) delay the input samples in real time on the interval τ, determined from expression (2). Moreover, each RAM 24 is used for “sliding” storage of τ / t d samples.

Последовательное комплексное перемножение задержанных в первом основном 1 и втором дополнительном 8 блоках задержки отсчетов Uk-1,l на величину

Figure 00000011
приводит к синфазности отсчетов помехи на входах дополнительного сумматора 9, на первые входы которого поступают отсчеты Ukl, задержанные в первом дополнительном блоке 8 задержки. В дополнительном сумматоре 9 (фиг. 1) происходит раздельное вычитание (фиг. 9, 13, 14) одноименных проекций последовательности обрабатываемых отсчетов и образование на выходе дополнительного сумматора 9 величиныThe sequential complex multiplication of the delayed in the first primary 1 and second additional 8 blocks of delay samples U k-1, l by
Figure 00000011
leads to common-mode interference samples at the inputs of the additional adder 9, the first inputs of which receive samples U kl , delayed in the first additional block 8 delay. In the additional adder 9 (Fig. 1), a separate subtraction (Fig. 9, 13, 14) of the same projection of the sequence of processed samples and the formation at the output of the additional adder 9 of the value

Figure 00000012
.
Figure 00000012
.

Затем путем последовательного комплексного перемножения задержанных во втором и третьем основных блоках 1 задержки отсчетов Uk-1,l и

Figure 00000013
на величину
Figure 00000014
достигается синфазность отсчетов помехи на входах основного сумматора 6, на первые входы которого поступают отсчеты Vkl. В основном 4 и дополнительном 10 весовых блоках (фиг. 1) осуществляется скалярное умножение проекций на весовые коэффициенты g1 и g2 (фиг. 5), поступающие соответственно с первого и второго выходов блока 5 весовых коэффициентов (фиг. 1, 6). В основном сумматоре 6 (фиг. 1) происходит раздельное суммирование (фиг. 7, 13) одноименных проекций взвешенной последовательности обрабатываемых отсчетов и образование выходной величины фильтраThen, by sequential complex multiplication of the delayed in the second and third main blocks 1 delay samples U k-1, l and
Figure 00000013
by the amount
Figure 00000014
the common mode of the interference samples at the inputs of the main adder 6 is achieved, the first inputs of which receive samples V kl . Basically 4 and an additional 10 weight blocks (Fig. 1), the projections are scalarly multiplied by the weighting coefficients g 1 and g 2 (Fig. 5), coming respectively from the first and second outputs of the weighting block 5 (Figs. 1, 6). In the main adder 6 (Fig. 1), there is a separate summation (Fig. 7, 13) of the same projections of the weighted sequence of processed samples and the formation of the output filter value

Figure 00000015
.
Figure 00000015
.

Использование текущих оценок

Figure 00000016
позволяет адаптироваться к аргументу реальной корреляционной функции помехи. Последовательный двумерный поворот поступающих отсчетов в комплексных перемножителях 2 (фиг. 1) на угол
Figure 00000017
компенсирует межпериодные доплеровские сдвиги фазы помехи и обеспечивает синфазность входных величин основного 6 и дополнительного 9 сумматоров, что приводит к смещению зон подавления на величину доплеровской частоты помехи, являющимся необходимым условием ее эффективного режектирования.Using current ratings
Figure 00000016
allows you to adapt to the argument of the real correlation function of the noise. Sequential two-dimensional rotation of the incoming samples in the complex multipliers 2 (Fig. 1) by an angle
Figure 00000017
it compensates for inter-period Doppler phase shifts of the interference and ensures that the input values of the main 6 and additional 9 adders are in phase, which leads to a shift of the suppression zones by the value of the Doppler frequency of the interference, which is a necessary condition for its effective rejection.

При весовой обработке вобулированной последовательности импульсов с постоянными коэффициентами из-за сужения полосы задерживания имеет место снижение подавления помехи. В целях исключения этого явления используется весовая обработка с переменными во времени весовыми коэффициентами. Так, для системы двукратной череспериодной компенсации весовые коэффициенты определяются в соответствии с выражениямиWhen weighting a wobbled pulse train with constant coefficients, due to the narrowing of the delay band, interference suppression is reduced. In order to eliminate this phenomenon, weight processing with time-varying weighting factors is used. So, for a system of double inter-period compensation, the weight coefficients are determined in accordance with the expressions

Figure 00000018
Figure 00000018

где k - номер текущего периода.where k is the number of the current period.

Таким образом, в соответствии с количеством периодов повторения в ядре вобуляции p пар весовых коэффициентов

Figure 00000019
хранятся в соответствующих ячейках двух блоков 22 ПЗУ (фиг. 6) блока 5 весовых коэффициентов. Как видно из выражения (3), коэффициент g2 отличен от единицы, что объясняет необходимость введения дополнительного весового блока 10. Кроме того, весовые коэффициенты являются переменными во времени в соответствии с законом вобуляции, что приводит к необходимости их коммутации.Thus, in accordance with the number of repetition periods in the wobble core p pairs of weight coefficients
Figure 00000019
stored in the corresponding cells of the two blocks 22 of the ROM (Fig. 6) block 5 weighting factors. As can be seen from expression (3), the coefficient g 2 is different from unity, which explains the need for the introduction of an additional weight block 10. In addition, the weight coefficients are variable in time in accordance with the law of wobble, which leads to the need for their switching.

Выбор необходимой пары весовых коэффициентов осуществляется коммутатором 11, формирующим в каждом периоде повторения адрес соответствующих ячеек блоков 22 ПЗУ (фиг. 1, 6) с помощью импульсов, поступающих от синхронизатора радиолокатора (на фиг. 1 не показан).The selection of the required pair of weights is carried out by the switch 11, forming in each repetition period the address of the corresponding cells of the ROM blocks 22 (Fig. 1, 6) using pulses from the radar synchronizer (not shown in Fig. 1).

Синхронизация адаптивного вычислителя для подавления помех осуществляется подачей на все блоки вычислителя последовательности синхронизирующих импульсов, вырабатываемых синхрогенератором 7 (фиг. 1), управляемым импульсами синхронизатора радиолокатора, следующими поочередно с интервалами T1, T2, …. Период повторения синхронизирующих импульсов равен интервалу временной дискретизации tд, выбираемому из условия требуемой разрешающей способности по дальности.The adaptive computer is synchronized to suppress noise by applying to all the blocks of the computer a sequence of synchronizing pulses generated by the synchro-generator 7 (Fig. 1), controlled by the pulses of the radar synchronizer, alternating at intervals T 1 , T 2 , .... The repetition period of the synchronizing pulses is equal to the time sampling interval t d selected from the condition of the required range resolution.

На фиг. 15 изображены зависимости выигрыша Δµ в усредненном по доплеровской фазе сигнала коэффициенте улучшения отношения сигнал/помеха предложенного адаптивного вычислителя по сравнению с прототипом от нормированной ширины спектра помехи β=ΔfTср для двух значений глубины вобуляции (12,5% - кривая 1; 25%. - кривая 2). Кривые построены для случая p=2. Величина выигрыша зависит от параметров закона вобуляции и ширины спектра помехи.In FIG. Figure 15 shows the dependences of the gain Δµ in the signal-to-noise ratio averaged over the Doppler phase of the signal of the proposed adaptive calculator compared to the prototype versus the normalized noise spectrum width β = ΔfT sr for two values of the wobble depth (12.5% - curve 1; 25%. - curve 2). The curves are plotted for the case p = 2. The magnitude of the gain depends on the parameters of the wobble law and the width of the interference spectrum.

Таким образом, адаптивный вычислитель для подавления помех повышает эффективность подавления пассивных помех и выделения сигналов движущихся целей при вобуляции периода повторения на фоне пассивных помех с априорно неизвестной допяфЮйзюивм сшростыо.Thus, an adaptive computer for suppressing interference increases the efficiency of suppressing passive interference and highlighting the signals of moving targets when the repetition period is wobbled against a background of passive interference with an a priori unknown additional effect.

1. А.с. 743208 СССР, МПК G01S 7/36. Цифровое устройство для подавления пассивных помех / Д.И. Попов. - №2540079/09; заявл. 03.11.1977; опубл. 25.06.1980, Бюл. №23. - 4 с.1. A.S. 743208 USSR, IPC G01S 7/36. Digital device for suppressing passive interference / D.I. Popov. - No. 2540079/09; declared 11/03/1977; publ. 06/25/1980, Bull. Number 23. - 4 p.

2. Радиоэлектронные системы: основы построениями теория. Справочник / Я.Д. Ширман, С.Т. Багдасарян, А.С. Маляренко, Д.И. Леховицкий [и др.]; под ред Я.Д. Ширмана. - 2-е изд., перераб. и доп. - М: Радиотехника, 2007; с. 439, рис. 25.22.2. Radio-electronic systems: the fundamentals of the constructions theory. Reference book / Ya.D. Shirman, S.T. Baghdasaryan, A.S. Malyarenko, D.I. Lekhovitsky [et al.]; edited by Y.D. Shirman. - 2nd ed., Revised. and add. - M: Radio engineering, 2007; from. 439, fig. 25.22.

3. А.с. 934816 СССР, МПК G01S 7/36, G01S 13/52. Режекторный фильтр / Д.И. Попов. - №2999628/09; заявл. 30.10.1980; опубл. 27.11.1998, Бюл. №33. - 20 с.3. A.S. 934816 USSR, IPC G01S 7/36, G01S 13/52. Notch filter / D.I. Popov. - No. 2999628/09; declared 10/30/1980; publ. 11/27/1998, Bull. No. 33. - 20 s.

Claims (1)

Адаптивный вычислитель для подавления помех, содержащий первый, второй и третий основные блоки задержки, первый, второй и третий комплексные перемножители, блок измерения фазы, основной весовой блок, блок весовых коэффициентов, основной сумматор и синхрогенератор, при этом входы первого основного блока задержки соединены с первыми входами блока измерения фазы, вторые входы которого соединены с выходами первого основного блока задержки, выходы блока измерения фазы соединены с первыми входами первого, второго и третьего комплексных перемножителей, выходы второго основного блока задержки соединены со вторыми входами второго комплексного перемножителя, выходы которого соединены со входами третьего основного блока задержки, выходы которого соединены со вторыми входами третьего комплексного перемножителя, входы второго основного блока задержки соединены с первыми входами основного сумматора, выходы второго комплексного перемножителя соединены с первыми входами основного весового блока, выходы которого соединены со вторыми входами основного сумматора, первый выход блока весовых коэффициентов соединен со вторым входом основного весового блока, выход синхрогенератора соединен с синхровходами первого, второго и третьего основных блоков задержки, первого, второго и третьего комплексных перемножителей, блока измерения фазы, основного весовой блока, блока весовых коэффициентов и основного сумматора, отличающийся тем, что введены первый и второй дополнительные блоки задержки, дополнительный сумматор, дополнительный весовой блок и коммутатор, при этом входы первого основного блока задержки соединены с входами первого дополнительного блока задержки, выходы которого соединены с первыми входами дополнительного сумматора, выходы первого основного блока задержки соединены со входами второго дополнительного блока задержки, выходы которого соединены со вторыми входами первого комплексного перемножителя, выходы которого соединены со вторыми входами дополнительного сумматора, выходы дополнительного сумматора соединены со входами второго основного блока задержки, выходы третьего комплексного перемножителя соединены с первыми входами дополнительного весового блока, выходы которого соединены с третьими входами основного сумматора, второй вход дополнительного весового блока соединен со вторым выходом блока весовых коэффициентов, выход коммутатора соединен с адресным входом блока весовых коэффициентов, выход синхрогенератора соединен с синхровходами первого и второго дополнительных блоков задержки, дополнительного сумматора и дополнительного весового блока, причем входами адаптивного вычислителя для подавления помех являются входы первого основного блока задержки, а выходами - выходы основного сумматора.
Figure 00000001
An adaptive computer for suppressing interference, comprising the first, second and third main delay units, the first, second and third complex multipliers, a phase measuring unit, a main weight unit, a weighting unit, a main adder and a clock generator, wherein the inputs of the first main delay unit are connected to the first inputs of the phase measurement unit, the second inputs of which are connected to the outputs of the first main delay unit, the outputs of the phase measurement unit are connected to the first inputs of the first, second and third complex scissors, the outputs of the second main delay unit are connected to the second inputs of the second complex multiplier, the outputs of which are connected to the inputs of the third main delay unit, the outputs of which are connected to the second inputs of the third complex multiplier, the inputs of the second main delay unit are connected to the first inputs of the main adder, the outputs of the second complex multipliers are connected to the first inputs of the main weight unit, the outputs of which are connected to the second inputs of the main adder, the first output the weight coefficients are connected to the second input of the main weight block, the output of the sync generator is connected to the clock inputs of the first, second and third main delay blocks, the first, second and third complex multipliers, the phase measurement block, the main weight block, the weight coefficient block and the main adder, characterized in that the first and second additional delay units, an additional adder, an additional weight unit and a switch are introduced, while the inputs of the first main delay unit are connected to the strokes of the first additional delay unit, the outputs of which are connected to the first inputs of the additional adder, the outputs of the first main delay unit are connected to the inputs of the second additional delay unit, the outputs of which are connected to the second inputs of the first complex multiplier, the outputs of which are connected to the second inputs of the additional adder, the outputs of the additional adder connected to the inputs of the second main delay unit, the outputs of the third complex multiplier are connected to the first inputs an additional weight block, the outputs of which are connected to the third inputs of the main adder, the second input of the additional weight block is connected to the second output of the weight coefficient block, the output of the switch is connected to the address input of the weight coefficient block, the output of the clock generator is connected to the clock inputs of the first and second additional delay blocks, additional adder and an additional weight unit, the inputs of the adaptive computer for suppressing interference are the inputs of the first main delay unit and, and outputs are the outputs of the main adder.
Figure 00000001
RU2015126146/08U 2015-06-30 2015-06-30 ADAPTIVE CALCULATOR FOR SUPPRESSION OF INTERFERENCE RU157117U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015126146/08U RU157117U1 (en) 2015-06-30 2015-06-30 ADAPTIVE CALCULATOR FOR SUPPRESSION OF INTERFERENCE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015126146/08U RU157117U1 (en) 2015-06-30 2015-06-30 ADAPTIVE CALCULATOR FOR SUPPRESSION OF INTERFERENCE

Publications (1)

Publication Number Publication Date
RU157117U1 true RU157117U1 (en) 2015-11-20

Family

ID=54598820

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015126146/08U RU157117U1 (en) 2015-06-30 2015-06-30 ADAPTIVE CALCULATOR FOR SUPPRESSION OF INTERFERENCE

Country Status (1)

Country Link
RU (1) RU157117U1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU172504U1 (en) * 2017-04-03 2017-07-11 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" COMPUTING DEVICE OF INTERFERENCE OF INTERFERENCE
RU172502U1 (en) * 2017-04-17 2017-07-11 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" INTERFERENCE COMPENSATION COMPUTER
RU2628907C1 (en) * 2016-10-13 2017-08-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" Computer for interference compensation
RU2634191C1 (en) * 2016-11-21 2017-10-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" Interference rejection counter
RU2634190C1 (en) * 2016-11-21 2017-10-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" Interference rejecting counter
RU176751U1 (en) * 2017-05-15 2018-01-26 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" REJECTOR FILTRATION COMPUTER
RU182318U1 (en) * 2018-02-13 2018-08-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" CALCULATOR FOR ADAPTIVE INTERFERENCE COMPENSATION
RU183845U1 (en) * 2018-05-29 2018-10-05 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" COMPUTING DEVICE OF INTERFERENCE OF INTERFERENCE
RU184016U1 (en) * 2018-05-29 2018-10-11 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" INTERFERENCE COMPENSATION COMPUTER

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2628907C1 (en) * 2016-10-13 2017-08-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" Computer for interference compensation
RU2634191C1 (en) * 2016-11-21 2017-10-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" Interference rejection counter
RU2634190C1 (en) * 2016-11-21 2017-10-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" Interference rejecting counter
RU172504U1 (en) * 2017-04-03 2017-07-11 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" COMPUTING DEVICE OF INTERFERENCE OF INTERFERENCE
RU172502U1 (en) * 2017-04-17 2017-07-11 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" INTERFERENCE COMPENSATION COMPUTER
RU176751U1 (en) * 2017-05-15 2018-01-26 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" REJECTOR FILTRATION COMPUTER
RU182318U1 (en) * 2018-02-13 2018-08-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" CALCULATOR FOR ADAPTIVE INTERFERENCE COMPENSATION
RU183845U1 (en) * 2018-05-29 2018-10-05 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" COMPUTING DEVICE OF INTERFERENCE OF INTERFERENCE
RU184016U1 (en) * 2018-05-29 2018-10-11 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" INTERFERENCE COMPENSATION COMPUTER

Similar Documents

Publication Publication Date Title
RU157117U1 (en) ADAPTIVE CALCULATOR FOR SUPPRESSION OF INTERFERENCE
RU158593U1 (en) ADAPTIVE REJECTING DEVICE FOR PASSIVE HINDER
RU2582871C1 (en) Computer for adaptive interference rejection
RU2582874C1 (en) Adaptive computer for interference rejection
RU2599621C1 (en) Adaptive passive jamming rejector
RU2628904C1 (en) Computer for improvement of interference
RU2642418C1 (en) Interference reject filter
RU2634190C1 (en) Interference rejecting counter
RU165559U1 (en) ADAPTIVE NOISE SUPPRESSION DEVICE
RU170068U1 (en) ADAPTIVE DEVICE FOR SUPPRESSING INTERFERENCE
RU173289U1 (en) INTERFERENCE COMPRESSION DEVICE
RU158304U1 (en) ADAPTIVE DEVICE FOR REJECTING PASSIVE INTERFERENCE
RU2579998C1 (en) Adaptive band-stop filter
RU2634191C1 (en) Interference rejection counter
RU159585U1 (en) ADAPTIVE SUPPRESSION CALCULATION COMPUTOR
RU2686643C1 (en) Interference suppression computer
RU172405U1 (en) PASSIVE INTERFERENCE REDUCTION DEVICE
RU172504U1 (en) COMPUTING DEVICE OF INTERFERENCE OF INTERFERENCE
RU2628907C1 (en) Computer for interference compensation
RU172503U1 (en) LIABILITY COMPUTER-REDUCER
RU172404U1 (en) PASSIVE INTERFERENCE MANAGER
RU2641647C1 (en) Rejection filter
RU2765852C1 (en) Passive interference rejection filter
RU2634615C1 (en) Filter of interference rejection
RU2764874C1 (en) Computer for inteference rejection

Legal Events

Date Code Title Description
MM1K Utility model has become invalid (non-payment of fees)

Effective date: 20160118