RU13846U1 - ZERO OFFSET CORRECTION INTEGRATOR - Google Patents

ZERO OFFSET CORRECTION INTEGRATOR Download PDF

Info

Publication number
RU13846U1
RU13846U1 RU2000100791/20U RU2000100791U RU13846U1 RU 13846 U1 RU13846 U1 RU 13846U1 RU 2000100791/20 U RU2000100791/20 U RU 2000100791/20U RU 2000100791 U RU2000100791 U RU 2000100791U RU 13846 U1 RU13846 U1 RU 13846U1
Authority
RU
Russia
Prior art keywords
capacitor
integrator
resistor
output
inverting input
Prior art date
Application number
RU2000100791/20U
Other languages
Russian (ru)
Inventor
М.К. Казаков
А.Е. Елкин
Original Assignee
Ульяновский государственный технический университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ульяновский государственный технический университет filed Critical Ульяновский государственный технический университет
Priority to RU2000100791/20U priority Critical patent/RU13846U1/en
Application granted granted Critical
Publication of RU13846U1 publication Critical patent/RU13846U1/en

Links

Landscapes

  • Amplifiers (AREA)

Abstract

Интегратор с коррекцией смещения нулевого уровня, содержащий источник сигнала, операционный усилитель, первый и второй резисторы, первый конденсатор, причем второй резистор включен между инвертирующим входом и выходом операционного усилителя, являющимся выходом интегратора, который через последовательно соединенные первый конденсатор и первый резистор соединен с источником сигнала, отличающийся тем, что точка соединения первого резистора и первого конденсатора через второй конденсатор соединена с инвертирующим входом операционного усилителя.An integrator with zero-level bias correction, comprising a signal source, an operational amplifier, first and second resistors, a first capacitor, the second resistor being connected between the inverting input and the output of the operational amplifier, which is the output of the integrator, which is connected in series through the first capacitor and the first resistor to the source signal, characterized in that the connection point of the first resistor and the first capacitor through the second capacitor is connected to the inverting input of the operational about the amplifier.

Description

ИНТЕГРАТОР С КОРРЕКВДЕЙ СМЕЩЕНИЯ НУЛЕВОГО УРОВНЯZERO OFFSET INTEGRATOR

Полезная модель относится к автоматике, вычислительной технике, в частности, к электроизмерительной технике.The utility model relates to automation, computer engineering, in particular, to electrical engineering.

Известны интеграторы напряжения на основе операционного усилителя (ОУ) с резистором на входе и конденсатором в цепи обратной связи (см.Гутников B.C. Интегральная электроника в электроизмерительных устройствах. - Л.: Энергоатомиздат, 1988. - С.94). Недостатком таких устройств является накопление погрешности в режиме длительного интегрирования из-за наличия входного тока и напряжения смещения используемого ОУ, а также отсутствия отрицательной обратной связи по постоянному напряжению.Known voltage integrators based on an operational amplifier (OA) with an input resistor and a capacitor in the feedback circuit (see Gutnikov B.C. Integrated electronics in electrical measuring devices. - L .: Energoatomizdat, 1988. - P.94). The disadvantage of such devices is the accumulation of error in the long-term integration mode due to the presence of the input current and bias voltage of the used op-amp, as well as the absence of negative feedback on the constant voltage.

Наиболее близким устройством того же назначения является интегратор, содержащий источник сигнала, операционный усилитель, первый и второй резисторы, первый конденсатор, причем второй резистор включен между инвертирующим входом и выходом ОУ, являющимся выходом интегратора, который через последовательно соединенные первый конденсатор и первый резистор соединен с источником сигнала (см.Хоровиц П, Хилл У. Искусство схемотехники.- М.: Мир, 1983.- С.208), принятый за прототип.The closest device of the same purpose is an integrator containing a signal source, an operational amplifier, first and second resistors, a first capacitor, and the second resistor is connected between the inverting input and the op-amp output, which is the integrator output, which is connected through series-connected first capacitor and first resistor to a signal source (see Horowitz P, Hill W. The Art of Circuit Engineering.- M .: Mir, 1983.- P.208), adopted as a prototype.

В таком устройстве снижено влияние интегрирования напряжения смещения и входных токов. На фиг.1 приведена схема интегратора для постоянного напряжения, на основании которой можно найти смещение нуля на выходе устройства:In such a device, the effect of integrating bias voltage and input currents is reduced. Figure 1 shows the integrator circuit for DC voltage, based on which you can find the zero offset at the output of the device:

UCM ± JcMR2 ±EcMR2/Ri 3(1)UCM ± JcMR2 ± EcMR2 / Ri 3 (1)

где JCM - входной ток ОУ; ЕСМ - напряжение смещение. Причем, основной вклад вносит второе слагаемое в формуле (1), поэтому смещение нулевого уровня в прототипе достигает заметной величины, что является недостатком прототипа.where JCM is the input current of the op-amp; ECM - voltage bias. Moreover, the main contribution is made by the second term in the formula (1), therefore, the zero level offset in the prototype reaches a noticeable value, which is a disadvantage of the prototype.

2 Ъ 00 1 О О 2 b 00 1 O O

ШК G06 G7/186SC G06 G7 / 186

Сущность полезной модели состоит в стремлении получить технический результат, заключающийся в снижении смещения нулевого уровня интегратора.The essence of the utility model is the desire to obtain a technical result, which consists in reducing the bias of the zero level of the integrator.

Указанный технический результат достигается тем, что в интеграторе с коррекцией смещения нулевого уровня, содержащем источник сигнала, операционный усилитель, первый и второй резисторы, первый конденсатор, причем второй резистор включен между инвертирующим входом и выходом операционного усилителя, являющимся выходом интегратора, который через последовательно соединенные первый конденсатор и первый резистор соединен с источником сигнала, особенность заключается в том, что точка соединения первого резистора и первого конденсатора через второй конденсатор соединена с инвертирующим входом операционного усилителя.The specified technical result is achieved in that in an integrator with zero level offset correction, comprising a signal source, an operational amplifier, first and second resistors, a first capacitor, the second resistor connected between the inverting input and the output of the operational amplifier, which is the output of the integrator, which is connected through series-connected the first capacitor and the first resistor are connected to the signal source, the peculiarity is that the connection point of the first resistor and the first capacitor es a second capacitor coupled to the inverting input of the operational amplifier.

Проведенный анализ уровня техники позволил установить, что заявителем не обнаружено аналога, характеризующегося признаками, тождественными всем признакам заявленного изобретения, а определение из перечня аналогов прототипа позволило выявить совокупность существенных по отнощению к усматриваемому заявителем техническому результату отличительных признаков в заявленном устройстве, изложенных в формуле изобретения. Следовательно, заявляемое изобретение соответствует условию новизна.The analysis of the prior art made it possible to establish that the applicant has not found an analogue characterized by features identical to all the features of the claimed invention, and the determination from the list of analogues of the prototype made it possible to identify a set of distinctive features in relation to the technical result perceived by the applicant in the claimed device set forth in the claims. Therefore, the claimed invention meets the condition of novelty.

На чертежах представлено: на фиг.1 изображена схема замещения прототипа для постоянного напряжения; на фиг.2 изображена схема предложенного устройства.The drawings show: figure 1 shows the equivalent circuit of the prototype for constant voltage; figure 2 shows a diagram of the proposed device.

Оно содержит источник входного сигнала 1, который через первый резистор 2 и второй конденсатор 3 подключен к инвертирующему входу ОУ 4, выход которого является выходом интегратора. В цепи отрицательной обратной связи ОУ включен второй резистор 5, а между выходом ОУ и точкой соединения первого резистора 2 и второгоIt contains an input signal source 1, which is connected through the first resistor 2 and the second capacitor 3 to the inverting input of the op-amp 4, the output of which is the output of the integrator. In the negative feedback circuit of the op-amp, a second resistor 5 is connected, and between the output of the op-amp and the connection point of the first resistor 2 and the second

- 2 конденсатора 3 включен первый конденсатор 6.- 2 capacitors 3 included the first capacitor 6.

В динамике интегратор работает следующим образом.In dynamics, the integrator works as follows.

Входное напряжение подается с выхода источника сигнала 1. Для коррекции нулевого уровня интегратора введены второй резистор 5 и второй конденсатор 3. В итоге смещение нулевого уровня интегратора на выходе интегратора ограничивается напряжением:The input voltage is supplied from the output of the signal source 1. To correct the integrator zero level, a second resistor 5 and a second capacitor 3 are introduced. As a result, the integrator zero level offset at the integrator output is limited by the voltage:

UCM ± JcMRs ± ЕСМ ,(2)UCM ± JcMRs ± ECM, (2)

где JCM - входной ток ОУ 4 по инвертирующему входу; RS - сопротивление второго резистора 5, что существенно меньше, чем в прототипе, поскольку можно выбрать ОУ с очень малыми входным током и напряжением смещения. Это объясняется тем, что в прототипе, для обеспечения малых погрешностей интегрирования необходимо выбирать большое значение отношения сопротивлений R2/Ri (100 и более), поэтому даже при малом напряжении смещения ОУ смещение нулевого уровня в прототипе определяется вторым слагаемым в (1) и существенно выше, чем в предложенном устройстве.where JCM is the input current of the op-amp 4 at the inverting input; RS is the resistance of the second resistor 5, which is significantly less than in the prototype, since you can choose an op-amp with very small input current and bias voltage. This is because in the prototype, to ensure small integration errors, it is necessary to choose a large value of the resistance ratio R2 / Ri (100 or more), therefore, even with a small bias voltage of the op-amp, the zero-level offset in the prototype is determined by the second term in (1) and much higher than in the proposed device.

Частотная передаточная функция предложенного интегратора определяется выражением:The frequency transfer function of the proposed integrator is determined by the expression:

K(ow) -l/(3a)R2C6)Cl/(l-e(dw)) ,(3)K (ow) -l / (3a) R2C6) Cl / (l-e (dw)), (3)

где R2 и Сб -соответственно сопротивление первого резистора 2 и емкость первого конденсатора б; е(зи)) - коэффициент, определяющий погрешности интегратора:where R2 and Sb are respectively the resistance of the first resistor 2 and the capacitance of the first capacitor b; е (зи)) - coefficient determining the errors of the integrator:

еСоо)) - l/(a)R2C6R5C3)Cl/w + J (К2Сб + R2C3)3 , (4) где RS и Сз -соответственно сопротивление второго резистора 5 и емкость второго конденсатора 3. Из выражений (3) и (4) видно, что погрешности снижаются при увеличении постоянной времени (R5C3), причем увеличение емкости Сз не сопровождается увеличением смещения нулевого уровня, что следует из выражения (2).eCoo)) - l / (a) R2C6R5C3) Cl / w + J (К2Сб + R2C3) 3, (4) where RS and Сz are the resistance of the second resistor 5 and the capacitance of the second capacitor 3, respectively. From expressions (3) and (4 ) it can be seen that the errors decrease with an increase in the time constant (R5C3), and an increase in the capacitance C3 is not accompanied by an increase in the bias of the zero level, which follows from expression (2).

о  about

ЧТО средство, воплощающее заявленное устройство при его осуществлении, способно обеспечить достижение усматриваемого заявителем технического результата. Следовательно заявленная полезная модель соответствует условию промыпшенная применимость.That the tool embodying the claimed device in its implementation, is able to ensure the achievement of perceived by the applicant technical result. Therefore, the claimed utility model meets the condition of industrial applicability.

iiD-00 -{(ОО - 4 ФОРМУЛАiiD-00 - {(OO - 4 FORMULAS

Claims (1)

Интегратор с коррекцией смещения нулевого уровня, содержащий источник сигнала, операционный усилитель, первый и второй резисторы, первый конденсатор, причем второй резистор включен между инвертирующим входом и выходом операционного усилителя, являющимся выходом интегратора, который через последовательно соединенные первый конденсатор и первый резистор соединен с источником сигнала, отличающийся тем, что точка соединения первого резистора и первого конденсатора через второй конденсатор соединена с инвертирующим входом операционного усилителя.
Figure 00000001
An integrator with zero-level bias correction, comprising a signal source, an operational amplifier, first and second resistors, a first capacitor, the second resistor connected between the inverting input and the output of the operational amplifier, which is the output of the integrator, which is connected in series through the first capacitor and the first resistor to the source signal, characterized in that the connection point of the first resistor and the first capacitor through the second capacitor is connected to the inverting input of the operational about the amplifier.
Figure 00000001
RU2000100791/20U 2000-01-11 2000-01-11 ZERO OFFSET CORRECTION INTEGRATOR RU13846U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2000100791/20U RU13846U1 (en) 2000-01-11 2000-01-11 ZERO OFFSET CORRECTION INTEGRATOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2000100791/20U RU13846U1 (en) 2000-01-11 2000-01-11 ZERO OFFSET CORRECTION INTEGRATOR

Publications (1)

Publication Number Publication Date
RU13846U1 true RU13846U1 (en) 2000-05-27

Family

ID=48274981

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2000100791/20U RU13846U1 (en) 2000-01-11 2000-01-11 ZERO OFFSET CORRECTION INTEGRATOR

Country Status (1)

Country Link
RU (1) RU13846U1 (en)

Similar Documents

Publication Publication Date Title
CN211927125U (en) Temperature measurement circuit, temperature measurement and light measurement circuit, chip, module and electronic equipment
KR20220027815A (en) Temperature measuring circuit, temperature and optical measuring circuit, temperature measuring method and temperature and optical measuring method
JP6744695B2 (en) Active shunt ammeter
EP1467178A3 (en) Capacitance-sensing vibratory gyro and method for detecting change in capacitance
US7888944B2 (en) Power gauge for accurate measurement of load current
JP3170470U (en) Integrated value measurement circuit
RU13846U1 (en) ZERO OFFSET CORRECTION INTEGRATOR
WO2010086348A3 (en) Method and system for measuring a time constant of an integrated circuit, and integrated circuit provided with such a system
JPH06103328B2 (en) Ratio measuring circuit and device
KR101721858B1 (en) Touch input sensing device for diminishing noise effect using feedback path reconfiguration
JP2006170797A (en) Unbalance capacity detecting device, sensor unbalance capacity detecting method, and transducer used therefor
US9097655B2 (en) Programmable gain amplifier with multi-range operation for use in body sensor interface applications
JP2008198063A (en) Coordinate position detector
CN220625545U (en) Temperature sampling circuit, temperature sampling device and processing equipment
RU17376U1 (en) VOLTAGE INTEGRATOR
RU94731U1 (en) BIPOLAR VOLTAGE SOURCE
JP2005274491A (en) Sensor circuit
JP2012195764A (en) Ad converter, dial type input device and resistance-voltage conversion circuit
JP4154414B2 (en) Current measurement circuit
SU836597A1 (en) Device for measuring ac voltage
RU2007114234A (en) DEVICE FOR MEASURING PEAK VALUES
JP2005351885A (en) Cv converter
JP2004320553A (en) Compensating circuit
Fauzi et al. Integrated readout circuit using active bridge for resistive-based sensing
RU2327176C2 (en) Method of remote measurement of relative value of active resistance of electric circuit and device for implementing method