RU136611U1 - SYSTEM FOR DETECTING ERRORS OF PARALLEL PROGRAMS - Google Patents
SYSTEM FOR DETECTING ERRORS OF PARALLEL PROGRAMS Download PDFInfo
- Publication number
- RU136611U1 RU136611U1 RU2013136518/08U RU2013136518U RU136611U1 RU 136611 U1 RU136611 U1 RU 136611U1 RU 2013136518/08 U RU2013136518/08 U RU 2013136518/08U RU 2013136518 U RU2013136518 U RU 2013136518U RU 136611 U1 RU136611 U1 RU 136611U1
- Authority
- RU
- Russia
- Prior art keywords
- module
- output
- input
- synchronizing
- information
- Prior art date
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
Система выявления ошибок параллельных программ, содержащая модуль задания параметров оценки выполнения параллельных программ, информационный и синхронизирующий входы которого являются первыми информационным и синхронизирующим входами системы, а управляющий вход модуля задания параметров оценки выполнения параллельных программ является управляющим входом системы, при этом информационный вход модуля задания параметров оценки выполнения параллельных программ предназначен для приема параметров оценки выполнения параллельных программ, а синхронизирующий вход модуля задания параметров оценки выполнения параллельных программ предназначен для приема синхронизирующих сигналов занесения параметров оценки выполнения параллельных программ в модуль задания параметров оценки выполнения параллельных программ, модуль определения количественных характеристик ошибок, информационный и синхронизирующий входы которого являются вторыми информационным и синхронизирующим входами системы, при этом информационный вход модуля определения количественных характеристик предназначен для приема записей базы данных сервера, а синхронизирующий вход модуля определения количественных характеристик ошибок предназначен для приема синхронизирующих сигналов занесения записей базы данных сервера в модуль определения количественных характеристик ошибок, информационный выход модуля определения количественных характеристик ошибок является вторым информационным выходом системы, модуль имитационного моделирования процессов исполнения параллельных программ, синхронизирующий вход которого соединен с синхронизи�A parallel program error detection system containing a module for setting parameters for evaluating the execution of parallel programs, the information and synchronizing inputs of which are the first information and synchronizing inputs of the system, and the control input of the module for setting parameters for evaluating the execution of parallel programs is a control input for the system, while the information input of the parameter setting module evaluation of the execution of parallel programs is designed to receive parameters for evaluating the execution of parallel programs amm, and the synchronizing input of the module for setting parameters for evaluating the execution of parallel programs is designed to receive synchronizing signals for entering parameters for evaluating the execution of parallel programs in the module for setting parameters for evaluating the execution of parallel programs, the module for determining the quantitative characteristics of errors, the information and synchronizing inputs of which are the second information and synchronizing inputs of the system while the information input of the module for determining quantitative characteristics of assigned to receive server database records, and the clock input of the error quantification module is designed to receive synchronization signals of entering the server database records into the error quantification module, the information output of the error quantification module is the second information output of the system, the process simulation module execution of parallel programs, the synchronizing input of which is connected to the synchronization
Description
Полезная модель относится к вычислительной технике, в частности, к системе выявления ошибок параллельных программ.The utility model relates to computer technology, in particular, to a system for detecting errors of parallel programs.
В последнее время в сфере инженерных и научно-технических расчетов, задач математического моделирования, задач реального времени наметилась тенденция в сторону отказа от последовательных решений для однопроцессорных компьютеров. Практически все современные создаваемые прикладные пакеты в указанных выше областях ориентированы на параллельную или распределённую вычислительную среду.Recently, in the field of engineering and scientific-technical calculations, mathematical modeling problems, and real-time problems, there has been a tendency towards abandoning sequential solutions for uniprocessor computers. Almost all modern application packages being created in the above areas are oriented to a parallel or distributed computing environment.
Одновременно с возрастанием потребности в параллельных программах и с распространением многопроцессорных, многоядерных и кластерных технологий разработка параллельных программ становится все более актуальной, поскольку пользователи программ хотят максимально полно использовать возможности имеющейся у них современной вычислительной аппаратуры.Simultaneously with the increasing need for parallel programs and the proliferation of multiprocessor, multi-core and cluster technologies, the development of parallel programs is becoming more and more urgent, because program users want to make the most of the capabilities of their modern computing equipment.
В настоящее время ведутся интенсивные исследования в области автоматизации разработки параллельных программ, в частности, в области создания инструментов для отладки и исследования параллельных программ. Цели применения этих инструментов могут быть самыми различными. Это, в первую очередь, поиск ошибок в программе, в том числе и таких специфических для параллельных программ, как ошибки обращения к процедурам, обеспечивающим параллелизм, ошибки при передаче сообщений, ошибки синхронизации, ошибки доступа к общим ресурсам и т.д.Currently, intensive research is being conducted in the field of automating the development of parallel programs, in particular in the field of creating tools for debugging and researching parallel programs. The goals of using these tools can be very different. This is, first of all, the search for errors in the program, including those specific to parallel programs, such as errors in accessing procedures that provide concurrency, errors in sending messages, synchronization errors, errors in accessing shared resources, etc.
Известны системы, которые могли бы быть использованы для решения поставленной задачи (1, 2).Known systems that could be used to solve the problem (1, 2).
Первая из известных систем содержит триггер, группу элементов И, генератор случайных чисел, группу элементов И с инверсным входом, группу элементов ИЛИ, группу триггеров и элементы И, ИЛИ (1).The first known system contains a trigger, a group of AND elements, a random number generator, a group of AND elements with an inverse input, a group of OR elements, a group of triggers, and AND, OR elements (1).
Недостаток данной системы состоит в ограниченных функциональных возможностях, позволяющих вести обработку параллельных потоков данных программ только последовательно, что резко снижает его производительность.The disadvantage of this system is the limited functionality that allows processing parallel program data streams only sequentially, which dramatically reduces its performance.
Известна и другая система, содержащая множество логических процессоров, каждый из которых содержит блок обработки прерываний для предписывания соответствующему логическому процессору выполнять подпрограмму обработки прерываний в ответ на прерывание, и регистр заявок на прерывание, подсоединенный к к блоку обработки каждого логического процессора для хранения значения, которое показывает должен ли каждый логический процессор обрабатывать прерывание (2).Another system is known that contains many logical processors, each of which contains an interrupt processing unit for instructing the corresponding logical processor to execute an interrupt processing routine in response to an interrupt, and an interrupt request register connected to the processing unit of each logical processor to store a value that indicates whether each logical processor should handle interrupt (2).
Последнее из перечисленных выше технических решений наиболее близко к описываемому.The last of the above technical solutions is closest to the described.
Его недостаток заключается в конструктивной сложности, обусловленной тем, что для каждого потока данных, представленного одной программой, устройство вынуждено содержать отдельный канал обработки данных.Its disadvantage lies in the structural complexity due to the fact that for each data stream represented by one program, the device is forced to contain a separate data processing channel.
Цель изобретения - упрощение системы путем локализации адресов записей параллельных программ по идентификаторам имитируемых сообщений и формирования нарастающего итога результатов обработки программ в реальном масштабе времени.The purpose of the invention is to simplify the system by localizing the addresses of records of parallel programs by identifiers of simulated messages and forming a cumulative total of the results of processing programs in real time.
Поставленная цель достигается тем, что в систему, содержащую модуль задания параметров оценки выполнения параллельных программ, информационный и синхронизирующий входы которого являются первыми информационным и синхронизирующим входами системы, а управляющий вход модуля задания параметров оценки выполнения параллельных программ является управляющим входом системы, при этом информационный вход модуля задания параметров оценки выполнения параллельных программ предназначен для приема параметров оценки выполнения параллельных программ, а синхронизирующий вход модуля задания параметров оценки выполнения параллельных программ предназначен для приема синхронизирующих сигналов занесения параметров оценки выполнения параллельных программ в модуль задания параметров оценки выполнения параллельных программ, модуль определения количественных характеристик ошибок, информационный и синхронизирующий входы которого являются вторыми информационным и синхронизирующим входами системы, при этом информационный вход модуля определения количественных характеристик предназначен для приема записей базы данных сервера, а синхронизирующий вход модуля определения количественных характеристик ошибок предназначен для приема синхронизирующих сигналов занесения записей базы данных сервера в модуль определения количественных характеристик ошибок, информационный выход модуля определения количественных характеристик ошибок является вторым информационным выходом системы, модуль имитационного моделирования процессов исполнения параллельных программ, синхронизирующий вход которого соединен с синхронизирующим выходом модуля задания параметров оценки выполнения параллельных программ, а первый и второй информационные выходы модуля имитационного моделирования процессов исполнения параллельных программ являются первым и вторым информационными выходами системы, предназначенными для выдачи числа имитируемых сообщений и их содержания на первый информационный вход сервера базы данных соответственно, модуль управления базой данных, адресный выход которого является адресным выходом системы, а один синхронизирующий выход модуля управления базой данных является первым синхронизирующим выходом системы, введены модуль фиксации ошибок параллельных программ, тактирующий вход которого соединен с тактирующим выходом модуля задания параметров оценки выполнения параллельных программ, управляющий вход модуля фиксации ошибок параллельных программ подключен к управляющему выходу модуля имитационного моделирования процессов исполнения параллельных программ, информационный выход модуля фиксации ошибок параллельных программ является четвертым информационным выходом системы, адресный выход модуля фиксации ошибок параллельных программ является вторым адресным выходом системы, один синхронизирующий выход модуля фиксации ошибок параллельных программ является вторым синхронизирующим выходом системы, а другой синхронизирующий выход модуля фиксации ошибок параллельных программ подключен к установочному входу модуля имитационного моделирования процессов исполнения параллельных программ, модуль идентификации потоков данных параллельных программ, один информационный вход которого соединен с третьим информационным выходом модуля имитационного моделирования процессов исполнения параллельных программ, другой информационный вход модуля идентификации потоков данных параллельных программ подключен к четвертому информационному выходу модуля имитационного моделирования процессов исполнения параллельных программ, а синхронизирующий вход модуля идентификации потоков данных параллельных программ соединен с синхронизирующим выходом модуля имитационного моделирования процессов исполнения параллельных программ, при этом один информационный выход модуля идентификации потоков данных параллельных программ соединен с первым информационным входом модуля управления базой данных, информационный выход модуля идентификации потоков данных параллельных программ подключен ко второму информационному входу модуля управления базой данных, один синхронизирующий выход модуля идентификации потоков данных параллельных программ является третьим синхронизирующим выходом системы, а другой синхронизирующий выход модуля идентификации потоков данных параллельных программ соединен с первым синхронизирующим входом модуля управления базой данных, модуль селекции циклов обработки ошибок, вход которого соединен со вторым синхронизирующим входом системы, первый выход модуля селекции циклов обработки ошибок подключен ко второму синхронизирующему входу модуля определения количественных характеристик ошибок, другой информационный вход которого соединен с пятым информационным выходом модуля имитационного моделирования процессов исполнения параллельных программ, второй выход модуля селекции циклов обработки данных является четвертым синхронизирующим выходом системы, подключенным к синхронизирующему входу модуля фиксации параметров параллельных программ, а третий выход модуля селекции циклов обработки данных соединен с установочным входом модуля идентификации потоков данных параллельных программ, и модуль селекции интервалов приема имитируемых сообщений, один синхронизирующий вход которого соединен с четвертым выходом модуля селекции циклов обработки данных, другой синхронизирующий вход модуля селекции интервалов приема имитируемых сообщений подключен ко второму синхронизирующему выходу модуля управления базой данных, при этом информационный выход модуля селекции интервалов приема имитируемых сообщений соединен с третьим информационным входом модуля управления базой данных, синхронизирующий выход модуля селекции интервалов приема имитируемых сообщений подключен ко второму синхронизирующему входу модуля управления базой данных, а сигнальный выход модуля селекции интервалов приема имитируемых сообщений является сигнальным выходом системы.This goal is achieved by the fact that in a system containing a module for setting parameters for evaluating the execution of parallel programs, the information and synchronizing inputs of which are the first information and synchronizing inputs of the system, and the control input of the module for setting parameters for evaluating the execution of parallel programs is a control input of the system, while the information input the module for setting parameters for evaluating the execution of parallel programs is designed to receive parameters for evaluating the execution of parallel programs frame, and the synchronizing input of the module for setting parameters for evaluating the execution of parallel programs is designed to receive synchronizing signals for entering parameters for evaluating the execution of parallel programs in the module for setting parameters for evaluating the execution of parallel programs, the module for determining the quantitative characteristics of errors, the information and synchronizing inputs of which are the second information and synchronizing inputs of the system while the information input of the module for determining the quantitative characteristics of pre assigned to receive server database records, and the clock input of the error quantification module is designed to receive synchronization signals of entering the server database records into the error quantification module, the information output of the error quantification module is the second information output of the system, the process simulation module execution of parallel programs, the synchronizing input of which is connected to the synchronization the output of the module for setting parameters for evaluating the execution of parallel programs, and the first and second information outputs of the module for simulating the execution of parallel programs are the first and second information outputs of the system, designed to provide the number of simulated messages and their contents to the first information input of the database server, respectively, database management, the address output of which is the address output of the system, and one synchronizing output of the module is controlled the database is the first synchronizing output of the system, a parallel error fixing module is introduced, the clock input of which is connected to the clock output of the parallel program execution evaluation parameter setting module, the control input of the parallel program error fixing module is connected to the control output of the parallel simulation program simulation module, the information output of the error fixing module of parallel programs is the fourth information output of the systems s, the address output of the parallel error fixing module is the second address output of the system, one synchronizing output of the parallel programming error fixing module is the second synchronizing output of the system, and the other synchronizing output of the parallel error fixing module is connected to the installation input of the simulation module for parallel program execution processes, module for identifying data streams of parallel programs, one information input of which is connected to the third info the output of the parallel program data flow identification module is connected to the fourth information output of the parallel program data flow simulation module, and the synchronization input of the parallel program data flow identification module is connected to the synchronizing output of the simulation process module parallel programs, with one information The output of the parallel program data stream identification module is connected to the first information input of the database control module, the information output of the parallel program data stream identification module is connected to the second information input of the database control module, one synchronizing output of the parallel program data stream identification module is the third synchronizing output of the system and the other synchronizing output of the data flow identification module of parallel programs connected with the first synchronizing input of the database management module, the error processing cycle selection module, the input of which is connected to the second system synchronizing input, the first output of the error processing cycle selection module is connected to the second synchronizing input of the error quantification module, the other information input of which is connected to the fifth information the output of the module for simulation of the execution processes of parallel programs, the second output of the module for the selection of data processing cycles x is the fourth synchronizing output of the system connected to the synchronizing input of the module for fixing parameters of parallel programs, and the third output of the module for selecting cycles of data processing is connected to the installation input of the module for identifying data flows of parallel programs, and the module for selecting intervals for receiving simulated messages, one synchronizing input of which is connected to the fourth output of the module for selecting data processing cycles, another synchronizing input of the module for selecting intervals of reception of simulated of messages is connected to the second synchronizing output of the database control module, while the information output of the module for selecting intervals of reception of simulated messages is connected to the third information input of the database control module, the synchronizing output of the module of selection of intervals for receiving simulated messages is connected to the second synchronizing input of the database control module, and the signal output of the module for selecting intervals of reception of simulated messages is the signal output of the system.
Сущность изобретения поясняется чертежами, где на фиг. 1 представлена структурная схема системы, на фиг. 2 представлен пример конкретного конструктивного выполнения модуля задания параметров оценки выполнения параллельных программ, на фиг. 3 - пример конкретного конструктивного выполнения модуля фиксации ошибок параллельных программ, на фиг. 4 - пример конкретного конструктивного выполнения модуля имитационного моделирования процессов исполнения параллельных программ, на фиг. 5 - пример конкретного конструктивного выполнения модуля идентификации потоков данных параллельных программ, на фиг. 6 - пример конкретного конструктивного выполнения модуля селекции циклов обработки данных, на фиг. 7 - пример конкретного конструктивного выполнения модуля определения количественных характеристик ошибок, на фиг. 8 - пример конкретного конструктивного выполнения модуля селекции интервалов приема имитируемых сообщений, на фиг.9 - пример конкретного конструктивного выполнения модуля управления базой данных.The invention is illustrated by drawings, where in FIG. 1 is a structural diagram of a system; FIG. 2 shows an example of a specific constructive implementation of a module for setting parameters for evaluating the execution of parallel programs, FIG. 3 is an example of a specific structural embodiment of the error fixing module of parallel programs, FIG. 4 is an example of a specific constructive implementation of a module for simulation of processes for executing parallel programs, FIG. 5 is an example of a specific structural embodiment of the data stream identification module of parallel programs; FIG. 6 is an example of a specific embodiment of a module for selecting data processing cycles; FIG. 7 is an example of a specific constructive implementation of the module for determining the quantitative characteristics of errors; FIG. 8 is an example of a specific structural embodiment of a module for selecting intervals for receiving simulated messages, and FIG. 9 is an example of a specific structural embodiment of a database management module.
Система (фиг. 1) содержит модуль 1 задания параметров оценки выполнения параллельных программ, модуль 2 фиксации ошибок параллельных программ, модуль 3 имитационного моделирования процессов исполнения параллельных программ, модуль 4 идентификации потоков данных параллельных программ, модуль 5 селекции циклов обработки данных, модуль 6 определения количественных характеристик ошибок, модуль 7 селекции интервалов приема имитируемых сообщений, и модуль 8 управления базой данных.The system (Fig. 1) contains
На фиг. 1 показаны первый 15 и второй 16 информационные входы системы, первый 17 и второй 18 синхронизирующие и управляющий 19 входы системы, первый 21, второй 22, третий 23 и четвертый 24 информационные выходы системы, первый 25 и второй 26 адресные выходы системы, а также первый 27, второй 28, третий 29 и четвертый 30 синхронизирующие выходы системы, и сигнальный 31 выход системы.In FIG. 1 shows the first 15 and second 16 information inputs of the system, the first 17 and second 18 synchronizing and control 19 inputs of the system, the first 21, second 22, third 23 and fourth 24 information outputs of the system, the first 25 and second 26 address outputs of the system, as well as the first 27, second 28, third 29 and fourth 30 synchronizing outputs of the system, and
Модуль 1 (фиг. 2) содержит генератор 40 импульсов, первый 41 и второй 42 счетчики, первый 43 и второй 44 регистры, первый 45 и второй 46 дешифраторы, компаратор 47, триггер 48, элементы 49-53, элемент 54 ИЛИ, элемент 55 задержки. На чертеже показаны информационный 15, синхронизирующий 17 и управляющий 19 входы, а также синхронизирующий 57 и тактирующий 58 выходы.Module 1 (Fig. 2) contains a
Модуль 2 (фиг. 3) содержит первый 76 и второй 77 счетчики, регистр 78, компаратор 79, элемент 80 И, элементы 81, 82 ИЛИ, , элементы 83, 84 задержки. На чертеже показаны первый 86 и второй 87 синхронизирующие входы, и управляющий 88 вход, а также информационный 89 и адресный 90 выходы, и первый 91 и второй 92 синхронизирующие выходы.Module 2 (Fig. 3) contains the first 76 and second 77 counters,
Модуль 3 (фиг 4) содержит блок 60 памяти, выполненный в виде оперативного запоминающего устройства, регистр 61, счетчик 62, триггер 63, элемент 64 И, элементы 65, 66 задержки. На чертеже показаны синхронизирующий 67 и установочный 68 входы, а также адресный 69 выход блока, первый 70, второй 71, третий 72 и четвертый 73 информационные выходы блока, синхронизирующий 74 и управляющий выход 75 блока.Module 3 (FIG. 4) comprises a
Модуль 4 (фиг. 5) содержит блок 95 памяти, выполненный в виде постоянного запоминающего устройства, дешифратор 96, счетчик 97, триггер 98, элементы 100-104 И, элемент 105 ИЛИ, элементы 106-108 задержки, блок 160 памяти, выполненный в виде постоянного запоминающего устройства, дешифратор 161, регистр 162, элементы 163-165 И, элементы 166, 167 задержки. На чертеже показаны информационные 110-111, синхронизирующий 112 и установочный 113 входы, а также информационные 115,116 и синхронизирующий 114, 117 выходы.Module 4 (Fig. 5) contains a memory block 95 made in the form of read-only memory, a
Модуль 5 (фиг. 6) содержит элемент 139 ИЛИ, первый 140 и второй 141 компараторы, первый 142 и второй 143 счетчики, первый 144 и второй 145 регистры, элементы 146-148 задержки. На чертеже показаны синхронизирующий 149 вход, а также первый 150, второй 151, третий 152 и четвертый 153 синхронизирующие выходы.Module 5 (FIG. 6) contains an
Модуль 6 (фиг. 7) содержит сумматор 13 и регистр 14. На чертеже показаны синхронизирующие 204, 205 и информационные входы 206, 207, а также информационный выход 23.Module 6 (Fig. 7) contains an
Модуль 7 (фиг. 8) содержит счетчик 175, регистр 176, компаратор 177, элемент 178 ИЛИ и элемент 179 задержки, дешифратор 190, блок 191 памяти, выполненный в виде постоянного запоминающего устройства, регистр 192, элементы 193 - 195 И, элементы 196, 197 задержки.Module 7 (Fig. 8) contains a counter 175, a
На чертеже показаны первый 180 и второй 181 синхронизирующие входы, а также информационный 201 и синхронизирующие 200, 201 входы, а также информационный 200 и синхронизирующий 201 выходы.The drawing shows the first 180 and second 181 clock inputs, as well as
Модуль 8 (фиг. 9) содержит триггеры 120-121, группы 122-124 элементов И, группу 125 элементов ИЛИ, элемент 126 ИЛИ, элементы 127, 128 задержки. На чертеже показаны информационные 130-132, синхронизирующие 133-134 и установочный 135 входы, а также адресный 25 выход, первый 27 и второй 136 синхронизирующие выходы.Module 8 (Fig. 9) contains triggers 120-121, groups of 122-124 AND elements, a group of 125 OR elements, an
Все узлы и элементы системы выполнены на стандартных потенциально-импульсных элементах. Для упрощения чертежа цепи первоначальной установки узлов и блоков системы в исходное состояние не показаны.All nodes and elements of the system are made on standard potential-impulse elements. To simplify the drawing, the chains of the initial installation of the nodes and blocks of the system in the initial state are not shown.
Реализация параллельных процессов имеет свои особенности:The implementation of parallel processes has its own characteristics:
- на уровне задач вычислительные процессы могут быть истинно параллельными только в многопроцессорных системах или вычислительных сетях;- at the level of tasks, computational processes can be truly parallel only in multiprocessor systems or computer networks;
- многие параллельные программы используют одни и те же ресурсы, поэтому даже асинхронные параллельные программы в пределах одной системы вынуждены согласовывать свои действия при обращении к общим ресурсам;- many parallel programs use the same resources, so even asynchronous parallel programs within the same system are forced to coordinate their actions when accessing shared resources;
- в вычислительных системах дополнительно используется еще два вида параллельных программ: родительский и дочерний; особенность их состоит в том, что процесс-родитель не может быть завершен, пока не завершатся все его дочерние процессы.- in computing systems, two more types of parallel programs are additionally used: parent and child; their peculiarity lies in the fact that the parent process cannot be completed until all its child processes have completed.
В силу перечисленных особенностей для организации взаимодействия параллельных процессов в вычислительных системах используются три основных подхода:Due to the listed features, three main approaches are used to organize the interaction of parallel processes in computer systems:
- на основе «взаимного исключения»;- on the basis of "mutual exclusion";
- на основе синхронизации посредством сигналов;- based on synchronization by means of signals;
- на основе обмена информацией (сообщениями).- based on the exchange of information (messages).
«Взаимное исключение» предполагает запрет доступа к общим ресурсам (общим данным) для всех параллельные программы, кроме одного, на время его работы с этими ресурсами (данными).“Mutual exclusion” implies a prohibition of access to shared resources (shared data) for all parallel programs, except one, while it is working with these resources (data).
Синхронизация подразумевает обмен сигналами между двумя или более процессами по установленному протоколу. Такой «сигнал» рассматривается как некоторое событие, вызывающее у получившего его процесса соответствующие действия.Synchronization involves the exchange of signals between two or more processes according to the established protocol. Such a “signal” is considered as some event that causes corresponding actions in the process that received it.
Часто возникает необходимость передавать от одной параллельной программы другой более подробную информацию, чем просто «сигнал-событие». В этом случае процессы согласуют свою работу на основе обмена сообщениями.Often there is a need to transmit more detailed information from one parallel program to another than just a “signal-event”. In this case, the processes coordinate their work on the basis of messaging.
Система работает следующим образом.The system operates as follows.
Задание параметров оценки исполнения параллельных программ осуществляется с помощью регистра 43 модуля 1, в который перед началом работы системы с автоматизированного рабочего места администратора системы вводится кодовое значение признака параметра, которое с входа 15 по синхронизирующему импульсу, поступающему на вход 17, заносится в регистр 43.The parameters for evaluating the execution of parallel programs are set using
Кроме того, в регистре 44 устанавливается величина временного периода имитации процесса выполнения параллельных программ.In addition, the
Запуск работы системы осуществляется импульсом запуска с управляющего входа, поступающим на прямой вход триггера 48 модуля 1, в результате чего триггер 48 устанавливается в единичное состояние и высоким потенциалом с прямого выхода открывает по одному входу элементы 49, 50 И.The system is started by the start pulse from the control input, which goes to the direct input of trigger 48 of
К другому входу элемента 49 И подключен генератор 40 импульсов, импульсы с выхода которого через элемент 49 И начинают поступать на счетный вход счетчика 41, выходы поразрядного переноса которого соединены с входами соответствующих элементов 51-53 И, другие входы которых подключены к соответствующим выходам дешифратора 45, состояние которого определяется значением кода в регистре 43.A
Дешифратор 45 расшифровывает значение кода регистра 43 и открывает соответствующий ему элемент 51-53. В результате этого на выходы соответствующих элементов 51-53 проходят импульсы с различных выходов счетчика 41, которые через элемент 54 ИЛИ поступают на выход 57 модуля 1 и далее поступают на вход 67 модуля 3.The
Одновременно с этим, с выхода датчика 46 через элемент 50 И импульсы времени поступают на счетный вход счетчика 42, который ведет подсчет времени работы системы. Показания счетчика 42 поступают на один вход компаратора 47, на другой информационный вход которого с выхода регистра 44 подан заданный код имитируемого временного периода.At the same time, from the output of the
Кроме того, с выхода элемента 50 И каждый импульс датчика импульсов времени задерживается элементом 55 задержки на время срабатывания счетчика 42 и поступает на синхронизирующий вход компаратора 47. По этому импульсу компаратор 47 сравнивает входные коды и только в момент их равенства формирует сигнал остановки работы системы, выдачей импульса на установочный вход триггера 48, возвращая его в исходное состояние, и закрывающий тем самым элемент 49 И.In addition, from the output of
С выхода 57 модуля 1 синхронизирующие импульсы, задающие частоту поступления имитируемых данных параллельных программ, соответствующую условиям заданного признака риска, через вход 67 модуля 3 поступают на один вход элемента 64 И, на другой вход которого подан высокий потенциал с инверсного выхода триггера 63, открывающий элемент 64 И по одному входу.From the
Синхронизирующие импульсы проходят элемент 64 И, и, во-первых, поступают на счетный вход счетчика 62, подсчитывающего число имитируемых входных сообщений. Поступление каждого входного импульса, начиная с первого на вход счетчика 62, формирует очередной адрес считывания очередной кодограммы данных параллельных программ, хранящейся в памяти блока 60.The clock pulses pass through the And element 64, and, firstly, they arrive at the counting input of the
Во-вторых, каждый синхронизирующий импульс с выхода элемента 64 И задерживается элементом 65 на время срабатывания счетчика 62, и поступает на вход считывания блока 60 памяти, в котором хранятся имитируемые кодограммы данных параллельных программ.Secondly, each synchronizing pulse from the output of the element 64 AND is delayed by the
Очередное имитируемое входное сообщение одной из программ считывается из ячейки памяти, очередной адрес которой сформирован счетчиком 62, на вход регистра 61, куда оно заносится синхронизирующим импульсом с выхода элемента 66 задержки.The next simulated input message of one of the programs is read from the memory cell, the next address of which is formed by the
Имитируемое сообщение содержит следующую структуру:The simulated message contains the following structure:
С выхода 70 регистра 61 модуля 3 все содержимое регистра 61 выдается на выход 23 для последующего документирования записей в базе данных системы.From the
С выхода 71 модуля 1 идентификатор исполняемой программы поступает на вход 110 модуля 4 и далее подается на вход дешифратора 96, который расшифровывает код идентификатора программы, и открывает один из элементов 100-102 И по одному входу.From the
Для определенности положим, что высокий потенциал поступил на один вход элемента 100 И. В это время синхронизирующий импульс с выхода 74 модуля 3 поступает на вход 111 модуля 4 , и далее на входы элементов 103 и 104 И. К этому моменту времени триггер 98 находится в исходном состоянии и на его инверсном выходе будет высокий потенциал, открывающий элемент 104 И по одному входу.For definiteness, we assume that a high potential is received at one input of element 100 I. At this time, the synchronizing pulse from the
В результате этого синхронизирующий импульс с входа 111 модуля 4 проходит через элемент 104 И, задерживается элементом 106 на время приема кода входного сообщения в регистр 61 модуля 3 и срабатывания дешифратора 96 модуля 4, и далее поступает на опрос состояния элементов 100-102 И.As a result of this, the synchronizing pulse from the input 111 of the
Учитывая то обстоятельство, что открытым по одному входу будет только элемент 100 И, то пройдя этот элемент И, синхроимпульс поступает, во-первых, поступает на вход считывания фиксированной ячейки памяти постоянного запоминающего устройства 95, где хранится базовый адрес ячейки памяти в базе данных сервера, закрепленной за данной программой, и считывает его на вход счетчика 97.Given the fact that only one element AND will be open at one input, then passing this element AND, the clock pulse arrives, firstly, arrives at the read input of the fixed memory cell of the permanent storage device 95, where the base address of the memory cell is stored in the server database assigned to this program, and reads it to the input of the
Кроме того, тот же импульс считывания кода базового адреса программы с выхода элемента 106 задерживается элементом 107 на время считывания содержимого фиксированной ячейки ПЗУ, и поступает на синхронизирующий вход счетчика 97, фиксируя в нем базовый адрес ячейки памяти, закрепленной за данной программой.In addition, the same pulse of reading the code of the base address of the program from the output of
Код с выхода счетчика 97 через выход 115 выдается на вход 130 модуля 8 и далее поступает на одни входы элементов 122 И группы, на другие входы которых к этому моменту времени с инверсных выходов триггеров 120 и 121 подаются высокие потенциалы, поскольку оба триггера находятся в исходном состоянии. Код базового адреса через элементы 122 И группы и через элементы 125 ИЛИ группы выдается на адресный выход 25 системы.The code from the output of the
Параллельно с этим, импульс считывания с выхода элемента 107 проходит через элемент 105 ИЛИ, затем задерживается элементом 108 на время занесения базового адреса программы в счетчик 97, и далее, во-первых, с выхода элемента 108 задержки выдается на единичный вход триггера 98, устанавливая его в единичное состояние, при котором элемент 103 И будет открыт, а элемент 104 И - закрыт, а, во-вторых, с выхода 114 он выдается на выход 29 системы и далее на вход первого канала прерывания сервера (на чертеже не показан).In parallel with this, the read pulse from the output of
По этому сигналу сервер переходит на подпрограмму документирования первой кодограммы с выхода 22 по базовому адресу программы, который с выхода счетчика 97 выдается на адресный 25 выход системы.By this signal, the server switches to the subroutine for documenting the first codogram from output 22 to the base address of the program, which from the output of
Параллельно с процессом документирования первой кодограммы в базу данных системы, тот же синхронизирующий импульс записи с выхода элемента 108 задержки поступает на входы элементов 163-165 И, состояние которых определяется дешифратором 161, на информационный вход 111 которого поступает код идентификатора выполняемой операции программы с выхода 72 модуля 3. Поступивший код расшифровывается дешифратором 161 и открывает по одному входу один из элементов 163 - 165 И. Для определенности положим, что высокий потенциал поступил на один вход элемента 165 И.In parallel with the process of documenting the first codogram to the system database, the same clock pulse from the output of the delay element 108 is supplied to the inputs of the elements 163-165 And, the state of which is determined by the
В это же время синхронизирующий импульс поступает на опрос состояния элементов 163-165 И. Учитывая то обстоятельство, что открытым по одному входу будет только элемент 165 И, то, пройдя этот элемент И, синхроимпульс поступает, во-первых, на вход считывания фиксированной ячейки памяти постоянного запоминающего устройства 160, где хранится адрес ячейки памяти в базе данных сервера, закрепленной за данной операцией программы, и считывает ее содержимое на информационный вход регистра 162.At the same time, the synchronizing pulse arrives at the polling of the state of the elements 163-165 I. Given the fact that only one And 165 element will be open on one input, then, having passed this And element, the clock pulse arrives, firstly, at the read input of a fixed cell memory
Во-вторых, тот же импульс считывания кода адреса ячейки памяти в базе данных сервера, закрепленной за данной операцией программы, задерживается элементом 166 задержки на время считывания содержимого фиксированной ячейки ПЗУ, поступает на синхронизирующий вход регистра 162, фиксируя в нем адрес ячейки памяти, данной операцией программы из первой записи входного сообщения.Secondly, the same pulse of reading the code of the address of the memory cell in the server database assigned to this operation of the program is delayed by the delay element 166 for the time of reading the contents of the fixed ROM cell; it arrives at the synchronizing input of the
Код с выхода регистра 162 через выход 16 модуля 4 поступает на вход 131 модуля 8, и далее на одни входы элементов 123 И группы 123, на другие входы которых подаются потенциалы с прямого выхода триггера 120 и инверсного выхода триггера 121.The code from the output of the
Параллельно с этим процессом, синхронизирующий импульс с выхода элемента 166 задерживается элементом 167 на время занесения адреса ячейки памяти, закрепленной за данной операцией программы из первой записи входного сообщения в регистр 162, и далее с выхода 117 модуля 4 поступает на вход 133 модуля 8, откуда он, во-первых, сразу же поступает на прямой вход триггера 120, устанавливая его в единичное состояние, при котором высоким потенциалом с прямого выхода триггер 120 открывает элементы 123 И группы, а низким потенциалом с инверсного выхода триггер 120 закрывает элементы 122 группы И.In parallel with this process, the synchronizing pulse from the output of element 166 is delayed by
Таким образом, элементы 123 И группы будут открыты, поскольку на их входы поступают высокие потенциалы с прямого выхода триггера 120 и с инверсного выхода триггера 121. Благодаря этому код адреса ячейки памяти, закрепленной за данной операцией программы, проходит через элементы 123 И группы и элементы 125 ИЛИ группы на адресный выход 25 системы.Thus, the elements of 123 AND groups will be open, since high potentials come from their direct output from the trigger 120 and from the inverse output of the trigger 121. Due to this, the code of the address of the memory cell assigned to this operation of the program passes through the
Во-вторых, одновременно с этим процессом, синхронизирующий импульс с входа 133, проходит элемент 126 ИЛИ, задерживается элементом 127 на время срабатывания триггера 120 и выдачи кода адреса ячейки памяти, закрепленной за данной операцией программы, на адресный выход 25, а затем через выход 27 системы выдается на вход второго канала прерывания сервера (на чертеже не показан).Secondly, simultaneously with this process, the clock pulse from
По этому сигналу сервер переходит на подпрограмму считывания содержания ячейки памяти, закрепленной за данной операцией программы из входного сообщения, в которой хранится время, требуемое для выполнения данной операции.By this signal, the server switches to the subroutine for reading the contents of the memory cell assigned to this operation of the program from the input message, which stores the time required to complete this operation.
Содержимое адреса ячейки памяти, закрепленной за данной операцией программы из входного сообщения, считывается из базы данных сервера и через информационный вход 16 системы поступает на информационный вход регистра 14 модуля 6, куда оно заносится синхронизирующим импульсом сервера, поступающим на синхронизирующий вход 18.The contents of the address of the memory cell assigned to this operation of the program from the input message is read from the server database and through the
Кроме того, синхронизирующий импульс с выхода элемента 127 задерживается элементом 128 на время считывания содержимого ячейки памяти, и поступает на установочный вход триггера 120, возвращая его в исходное состояние, при котором он высоким потенциалом с инверсного выхода вновь открывает элементы 122 И группы, подключая выход счетчика 97 к адресному выходу 25 системы.In addition, the synchronizing pulse from the output of element 127 is delayed by
Следует учесть, что перед началом работы системы все ее узлы и блоки были установлены в исходное состояние, а содержимое ячеек памяти базы данных сервера, закрепленными за каждой из параллельных программ было обнулено. В связи с этим, при считывании содержимого ячейки памяти базы данных, закрепленной за первой операцией программы, на вход регистра 14 будет считываться нулевой код, и, следовательно, регистр 14 останется в исходном состоянии.It should be noted that before the system began to work, all its nodes and blocks were set to their initial state, and the contents of the memory cells of the server database assigned to each of the parallel programs were reset. In this regard, when reading the contents of the database memory cell assigned to the first operation of the program, a zero code will be read to the input of
Содержимое регистра 14 (в данном случае оно равно нулю) поступает на вход сумматора 13. На другой вход 206 сумматора 13 с выхода 73 модуля 3 подан код времени, затраченный на выполнение подобных операций.The contents of the register 14 (in this case, it is equal to zero) is fed to the input of the
Одновременно с этим, синхронизирующий импульс сервера с входа 18 системы поступает на вход 149 модуля 6, где задерживается элементом 146 на время занесения кода в регистр 14 и затем подается на синхронизирующий вход компаратора 140, на информационные входы которого подаются коды с выходов счетчика 142 и регистра 144.At the same time, the synchronizing server pulse from the
В регистр 102 занесен код количества кодограмм, которые каждая из параллельных программ должна передать в центр обработки данных. По синхронизирующему импульсу с выхода элемента 146 задержки компаратор 140 сравнивает входные коды, и учитывая, что количество принятых записей много меньше числа записей, подлежащих передаче во время исполнения параллельных программ, то на выходе 155 компаратора 140 формируется импульс, поступающий на синхронизирующий вход сумматора 13, суммирующего временные показатели исполнения соответствующих программ.In the
Одновременно с этим, импульс с выхода 155 компаратора 140 задерживается элементом 147 задержки на время срабатывания сумматора 13, и, во-первых, с выхода 151 модуля 6 выдается на выход 30 системы, и далее на вход третьего канала прерывания сервера. По этому сигналу сервер переходит на подпрограмму записи показателя затраченного времени на выполнение программы с выхода 23 системы по адресу ячейки памяти, закрепленной за первой операцией с адресного выхода 25, и выдачу сигнала на имитацию очередной входной кодограммы, который с выхода 151 модуля 6 поступает на вход 87 модуля 2.At the same time, the pulse from the
Во-вторых, тот же импульс с выхода элемента 147 задержки поступает на счетный вход счетчика 142, фиксируя факт записи в длительности временного интервала, в базу данных системы.Secondly, the same pulse from the output of the
Сигнал на прием очередной кодограммы с входа 87 модуля 2 поступает на синхронизирующий вход компаратора 79, сравнивающего по этому сигналу показания счетчика 76 и регистра 78. Счетный вход счетчика 76 через элемент И 80 и вход 86 модуля 2 подключен через выход 58 модуля 1 к датчику импульсов времени 46. Элемент 80 И открывается высоким потенциалом триггера 63 модуля 3 в момент начала имитации первого входного сообщения от исполняемых параллельных программ.The signal for receiving the next codogram from the
Следовательно, счетчик 76 модуля 2 измеряет интервал времени, который система затрачивает на обработку имитируемых входных сообщений путем подсчета импульсов времени, укладывающихся в интервал от момента начала поступления имитируемого входного сообщения на вход системы до получения сигнала об окончании его обработки. С выхода 89 модуля 2 показания счетчика 79 выдаются на выход 24.Therefore, the
Перед началом запуска системы в регистре 78 устанавливается задаваемое значение временного интервала, в течение которого имитируемая входная кодограмма должна быть обработана средствами системы, работа которых также имитируется в реальном масштабе времени.Before starting the system, the set value of the time interval is set in the
По синхронизирующему импульсу с входа 87 модуля 2 компаратор 79 сравнивает входные коды, и, если значение измеренного временного периода в счетчике 76 меньше или равно заданному значению регистра 78, то на первом выходе компаратора 79 формируется импульс, который, во-первых, через элемент 81 ИЛИ поступает на установочный вход счетчика 76 и сбрасывает его в исходное состояние.According to the synchronizing pulse from the
Во-вторых, этот же импульс проходит через элемент 82 ИЛИ на выход 92 модуля 2 и далее через вход 68 модуля 3 поступает на установочный вход триггера 63, устанавливая его в исходное состояние, возвращаясь в которое триггер 63 высоким потенциалом с инверсного выхода открывает элемент 64 И, разрешая прохождение очередного тактового импульса с входа 67 на счетный вход счетчика 62. Счетчик 62 формирует очередной адрес считывания имитируемой входной кодограммы и дальнейшая работа системы продолжается описанным выше образом.Secondly, the same pulse passes through the
Если же в результате сравнения входных кодов компаратор 79 зафиксирует факт превышения времени обработки входных сообщений в счетчике 76, то сформированный импульс с его другого выхода поступает на счетный вход счетчика 77, формирующего адрес записи содержания входного сообщения, время обработки которого не уложилась в заданные пределы. Код адреса записи с выхода счетчика 77 выдается на адресный 26 выход. Параллельно с этим, синхронизирующий импульс со второго выхода компаратора 79 задерживается элементом 83 на время формирования адреса записи, и с выхода 91 через выход 28 поступает на вход четвертого канала прерывания сервера базы данных.If, as a result of comparing the input codes, the
По этому сигналу сервер базы данных переходит на подпрограмму записи показаний счетчика 76 модуля 2 с выхода 24 и показаний регистра 61 модуля 3 с выхода 21 по адресу, сформированному на выходе 26 стенда, документируя, тем самым, факт появления сбоя в работе системы.By this signal, the database server goes to the subroutine for recording the readings of the
Описанный процесс продолжается до тех пор, пока компаратор 140 модуля 6 не зафиксирует факт равенства числа записей счетчика 142 числу операций, хранящемуся в регистре 144.The described process continues until the comparator 140 of
В этот момент времени на выходе 156 компаратора 140 формируется сигнал, свидетельствующий о том, что все записи из входного сообщения от соответствующей программы занесены в соответствующие ячейки памяти, закрепленные за соответствующими операциями программ. Импульс с выхода 156 компаратора 140, во-первых, через выход 152 модуля 6 поступает на вход 112 модуля 4 и далее на установочный вход триггера 98 , устанавливая его в исходное состояние, при котором высокий потенциал с инверсного выхода триггера 98 открывает элемент 104 И, и подготавливает цепь прохождения синхронизирующего импульса с входа 111 через элемент 103 И.At this point in time, a signal is generated at the
Во-вторых, импульс с выхода 156 компаратора поступает на на счетный вход счетчика 143, подсчитывающего число параллельных программ приславших свои сообщения.Secondly, the pulse from the
В данном случае, счетчик 143 зафиксирует факт приема сообщения от первой программы. В регистре же 145 постоянно хранится число параллельных программ, которые должны прислать свои сообщения об итогах исполнения.In this case, the
Кроме того, синхронизирующий импульс с выхода 156 задерживается элементом 148 задержки на время срабатывания счетчика 143, и затем поступает на синхронизирующий вход компаратора 141, который сравнивает показания счетчика 143 и регистра 145.In addition, the synchronizing pulse from the
Учитывая то обстоятельство, что счетчик 143 зафиксировал только одну параллельную программу, приславшую свои результаты, то его показания к этому моменту времени будут меньше общего числа параллельных программ, зафиксированных в регистре 145.Given the fact that
В результате этого на первом выходе компаратора 141 формируется сигнал начала имитации входных данных очередной параллельной программы, который через элемент 139 ИЛИ выдается на выход 151 модуля 6 и далее поступает на вход 87 модуля 2.As a result of this, at the first output of the
Прием имитируемых сообщений от параллельных программ и их обработка описанным выше образом продолжается до тех пор, пока компаратор 141 модуля 6 не зафиксирует факт равенства показаний счетчика 143 и регистра 145, формированием импульса на выходе 153.The reception of simulated messages from parallel programs and their processing as described above continues until the
Появление этого импульса свидетельствует о том, что сообщения всех параллельных программ документированы, а временные показатели выполнения каждой из операций, просуммировано, записано в выделенные ячейки памяти, закрепленные за соответствующими программами, и готово к выдаче на табло отображения и печать.The appearance of this impulse indicates that the messages of all parallel programs are documented, and the time indicators of each of the operations are summed, recorded in the allocated memory cells assigned to the corresponding programs, and is ready for display and printing on the display board.
С этой целью, импульс с выхода 153 модуля 6 поступает на вход 180 модуля 7, где проходит элемент 178 ИЛИ и затем поступает на счетный вход счетчика 175, который фиксирует факт считывания и выдачи итоговых данных. В данном случае счетчик 175 зафиксировал первую единицу и его показания поступают на вход дешифратора 190. В регистр 176 модуля 7 занесено число параллельных программ.To this end, the pulse from the
Кроме того, импульс с выхода элемента 178 ИЛИ задерживается элементом 179 на время срабатывания счетчика 175 и поступает на синхронизирующий вход компаратора 177, который по синхронизирующему сигналу сравнивает показания счетчика 175 и регистра 176.In addition, the pulse from the output of the OR element 178 is delayed by the element 179 for the response time of the counter 175 and is supplied to the synchronizing input of the comparator 177, which compares the readings of the counter 175 and the
Учитывая то обстоятельство, что счетчик 175 зафиксировал только одну программу, результаты исполнения которой подлежат выдаче, то его показания к этому моменту времени будут меньше общего числа программ, зафиксированных в регистре 176.Considering the fact that the counter 175 recorded only one program, the execution results of which are to be issued, its readings at this point in time will be less than the total number of programs recorded in the
В результате этого на выходе компаратора 177 формируется сигнал начала выдачи итоговых данных выполнения первой программы, который поступает на опрос состояния элементов 193-195 И. Состояние указанных элементов определяется дешифратором 190, который расшифровывает входной код и открывает соответствующий элемент 193- 194 И. Допустим, что таким элементом является элемент 195 И.As a result of this, at the output of the comparator 177, a signal is generated to start issuing the final execution data of the first program, which is sent to the polling of the state of the elements 193-195 I. The state of these elements is determined by the
Синхронизирующий импульс, во-первых, проходит элемент 195 И, и поступает на вход считывания фиксированной ячейки памяти постоянного запоминающего устройства 191, где хранится адрес ячейки памяти в базе данных сервера, закрепленной за первой из параллельных программ, и считывает его на вход регистра 192. Кроме того, тот же импульс задерживается элементом 196 на время считывания содержимого фиксированной ячейки ПЗУ, и поступает на синхронизирующий вход регистра 192, фиксируя в нем адрес ячейки памяти, закрепленной за первой программой. Код с выхода регистра 192 через выход 201 модуля 7 выдается на вход 132 модуля 8 и далее поступает на одни входы элементов 124 И группы.First, a synchronizing pulse passes through the
Параллельно с этим, импульс с выхода элемента 196 задерживается элементом 197 на время занесения адреса ячейки памяти в регистр 192, и далее с выхода 200 через вход 134 модуля 8 выдается на единичный вход триггера 121, устанавливая его в единичное состояние, при котором элементы 124 И группы и элемент 129 И будут открыты, а элементы 122, 123 И групп - закрыты.In parallel with this, the pulse from the output of
Одновременно с этим процессом, синхронизирующий импульс с входа 134 задерживается элементом 127 на время срабатывания триггера 121 и выдачи кода адреса ячейки памяти, закрепленной за первой программой, на адресный выход 25 через элементы 124 И группы и элементы 125 ИЛИ группы, а затем через выход 27 системы выдается на вход третьего канала прерывания сервера (на чертеже не показан).Simultaneously with this process, the synchronizing pulse from
По этому сигналу сервер переходит на подпрограмму считывания содержания ячейки памяти, закрепленной за первой программой, в которой хранятся итоговые показатели исполнения, и выдачи этих показателей на табло отображения и печать (на чертеже не показано).By this signal, the server switches to a subroutine for reading the contents of the memory cell assigned to the first program, in which the final performance indicators are stored, and issuing these indicators on the display panel and print (not shown in the drawing).
Кроме того, этот же импульс выдачи с выхода элемента 127 задерживается элементом 128 на время выполнения программы считывания итоговых данных и выдачи их на табло отображения и печать, и затем с выхода 136 модуля 8 поступает на вход 181 модуля 7, где проходит элемент 178 ИЛИ и затем вновь поступает на счетный вход счетчика 175, увеличивая его показания на единицу. Новые показания счетчика 175 поступают на вход дешифратора 190. В регистре же 176 модуля 7 по-прежнему находится число параллельно исполняемых программ.In addition, the same output pulse from the output of element 127 is delayed by
Кроме того, импульс с выхода элемента 178 ИЛИ задерживается элементом 175 на время срабатывания счетчика 175 и вновь поступает на синхронизирующий вход компаратора 177, который по синхронизирующему сигналу сравнивает показания счетчика 175 и регистра 176.In addition, the pulse from the output of the OR element 178 is delayed by the element 175 for the duration of the counter 175 operation and again goes to the synchronizing input of the comparator 177, which compares the readings of the counter 175 and the
Учитывая то обстоятельство, что счетчик 175 зафиксировал теперь уже вторую программу, результаты исполнения которой подлежат выдаче, то его показания к этому моменту времени будут меньше общего числа программ, зафиксированного в регистре 176.Given the fact that the counter 175 has now recorded the second program, the results of which are to be issued, its readings at this point in time will be less than the total number of programs recorded in the
В результате этого на выходе компаратора 177 формируется сигнал начала выдачи итоговых данных исполнения очередной программы, который поступает на опрос состояния элементов 193-195 И. Состояние указанных элементов определяется дешифратором 190, который расшифровывает поступивший код и открывает соответствующий элемент 193-195 И. Допустим, что таким элементом теперь является элемент 193 И.As a result of this, at the output of the comparator 177, a signal is generated to start issuing the final execution data of the next program, which is sent to the polling of the state of elements 193-195 I. The state of these elements is determined by the
Синхронизирующий импульс, во-первых, проходит элемент 193 И, и поступает на вход считывания фиксированной ячейки постоянного запоминающего устройства 191, где хранится адрес ячейки памяти в базе данных сервера, закрепленной за очередной программой, и считывает его на вход регистра 192.First, the synchronizing pulse passes through the
Кроме того, тот же импульс задерживается элементом 196 на время считывания содержимого фиксированной ячейки ПЗУ, и поступает на синхронизирующий вход регистра 192, фиксируя в нем адрес ячейки памяти, закрепленной за очередной программой. Код с выхода регистра 192 через выход 201 модуля 7 выдается на вход 132 модуля 8 и далее проступает на одни входы элементов 124 И группы.In addition, the same pulse is delayed by
Параллельно с этим, импульс с выхода элемента 196 задерживается элементом 197 на время занесения адреса ячейки памяти в регистр 192, и далее с выхода 200 модуля 7 через вход 134 модуля 8 выдается на единичный вход триггера 121, подтверждая его единичное состояние, при котором элементы 124 И группы и элемент 129 И будут открыты, а элементы 122, 123 И групп - закрыты.In parallel with this, the pulse from the output of
Одновременно с этим процессом, синхронизирующий импульс с входа 134 задерживается элементом 127 на время срабатывания триггера 121 и выдачи кода адреса ячейки памяти, закрепленной за очередной программой, на адресный вход 25 системы через элементы 124 И группы и элементы 125 ИЛИ группы, а затем через выход 27 системы вновь поступает на вход четвертого канала прерывания сервера (на чертеже не показан).Simultaneously with this process, the synchronizing pulse from
По этому сигналу сервер вновь переходит на подпрограмму считывания содержимого ячейки памяти, закрепленной за очередной программой, в которой хранятся итоговые показатели ее исполнения, на табло отображения и печать (на чертеже не показано).By this signal, the server again switches to the subroutine for reading the contents of the memory cell assigned to the next program, which stores the final performance indicators, on the display panel and print (not shown in the drawing).
Кроме того, этот же импульс выдачи данных с выхода элемента 127 задерживается элементом 128 на время выполнения программы считывания итоговых данных и выдачи их на табло отображения и печать, и затем с выхода 136 модуля 8 вновь поступает на вход 181 модуля 7.In addition, the same data output pulse from the output of element 127 is delayed by
Этот процесс продолжается до тех пор, пока показания счетчика 175 не станут равными показаниям регистра 176. Этот момент будет зафиксирован компаратором 177 путем выдачи импульса на выход 199, с которого данный синхронизирующий импульс, во-первых, выдается на выход 31 системы в качестве сигнала окончания выдачи итоговых данных, а, во-вторых, он поступает на установочный вход триггера 121 и возвращает его в исходное состояние.This process continues until the readings of the counter 175 become equal to the readings of the
Таким образом, введение новых модулей и новых конструктивных связей позволило существенно упростить систему путем локализации адресов записей параллельных программ по идентификаторам имитируемых сообщений и формирования нарастающего итога результатов обработки программ в реальном масштабе времени.Thus, the introduction of new modules and new constructive connections made it possible to significantly simplify the system by localizing the addresses of records of parallel programs by identifiers of simulated messages and forming a cumulative result of the results of processing programs in real time.
Источники информации, принятые во внимание при составлении описания заявки:Sources of information taken into account when drawing up the description of the application:
1. Патент РФ № 2417405, 08.06.2009 г.1. RF patent No. 2417405, 06/08/2009
2. Патент РФ № 2280272, 01.08.2002 г. (прототип).2. RF patent No. 2280272, 08/01/2002 (prototype).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2013136518/08U RU136611U1 (en) | 2013-08-05 | 2013-08-05 | SYSTEM FOR DETECTING ERRORS OF PARALLEL PROGRAMS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2013136518/08U RU136611U1 (en) | 2013-08-05 | 2013-08-05 | SYSTEM FOR DETECTING ERRORS OF PARALLEL PROGRAMS |
Publications (1)
Publication Number | Publication Date |
---|---|
RU136611U1 true RU136611U1 (en) | 2014-01-10 |
Family
ID=49885858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2013136518/08U RU136611U1 (en) | 2013-08-05 | 2013-08-05 | SYSTEM FOR DETECTING ERRORS OF PARALLEL PROGRAMS |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU136611U1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2814032C1 (en) * | 2023-06-13 | 2024-02-21 | Общество с ограниченной ответственностью "СМАРТ ЭНДЖИНС СЕРВИС" | System for recognizing authenticity of documents during remote identification in web application on mobile device |
-
2013
- 2013-08-05 RU RU2013136518/08U patent/RU136611U1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2814032C1 (en) * | 2023-06-13 | 2024-02-21 | Общество с ограниченной ответственностью "СМАРТ ЭНДЖИНС СЕРВИС" | System for recognizing authenticity of documents during remote identification in web application on mobile device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10365987B2 (en) | Synchronous hardware event collection | |
US3763474A (en) | Program activated computer diagnostic system | |
Bartocci et al. | Adaptive runtime verification | |
CN116362168B (en) | Modeling method and device for GPGPU offline clock and storage medium | |
Davis et al. | On the meaning of pwcet distributions and their use in schedulability analysis | |
RU136611U1 (en) | SYSTEM FOR DETECTING ERRORS OF PARALLEL PROGRAMS | |
RU160865U1 (en) | TECHNOLOGICAL PLATFORM FOR PAPERLESS ELECTRONIC DOCUMENT CIRCULATION IN THE CLOUD | |
Altmeyer et al. | Using CPAL to model and validate the timing behaviour of embedded systems | |
Maehle et al. | Delta-T: A user-transparent software-monitoring Tool for multi-transputer systems | |
RU2444051C1 (en) | System for visual modelling of economic systems | |
RU94022U1 (en) | AUTOMATED SYSTEM OF MANAGEMENT AND CONTROL OF THE FUNCTIONAL CIRCUIT "DAILY ACTIVITY" OF THE STATE AUTOMATED SYSTEM "ELECTIONS" | |
He et al. | Uncertainty analysis of race conditions in real-time systems | |
Baccelli et al. | Analysis of preemptive periodic real-time systems using the (max, plus) algebra with applications in robotics | |
RU124961U1 (en) | AUTOMATED MONITORING SYSTEM OF THE FUNCTIONING MODE OF TERRITORIALLY DISTRIBUTED OBJECTS OF THE GRID NETWORK | |
RU2305321C1 (en) | Analytical system for analyzing election processes | |
RU102124U1 (en) | SYSTEM OF VISUAL MODELING OF ECONOMIC SYSTEMS | |
JP6473023B2 (en) | Performance evaluation module and semiconductor integrated circuit incorporating the same | |
RU64401U1 (en) | STAND FOR TRAINING OPERATORS OF AUTOMATED INFORMATION SYSTEMS | |
CN112817811B (en) | Method, device, equipment and storage medium for predicting scanning failure rate | |
Stollon et al. | Infineon multicore debug solution | |
RU85702U1 (en) | INFORMATION AND ANALYTICAL SYSTEM FOR THE EVALUATION OF INDICATORS OF FUNCTIONING OF THE SYSTEM OF MANUFACTURE, REGISTRATION AND CONTROL OF PASSPORT AND VISA DOCUMENTS OF THE NEW GENERATION | |
RU61903U1 (en) | ELECTRONIC-MODELING STAND FOR RESEARCH OF THE CATASTROFOUS STABILITY PARAMETERS GAS "ELECTIONS" | |
RU63952U1 (en) | SYSTEM OF SIMULATION SIMULATION OF COMPLEX AUTOMATED SYSTEMS OF A UNIFIED TRAINING CENTER | |
Di Natale et al. | Reality check: the need for benchmarking in RTS and CPS | |
CN109614148B (en) | Data logic operation method, monitoring method and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20140806 |
|
NF1K | Reinstatement of utility model |
Effective date: 20160527 |
|
MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20170806 |
|
NF9K | Utility model reinstated |
Effective date: 20180614 |
|
MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20200806 |