RU136611U1

RU136611U1 - SYSTEM FOR DETECTING ERRORS OF PARALLEL PROGRAMS

Info

Publication number: RU136611U1
Application number: RU2013136518/08U
Authority: RU
Inventors: Олег Анатольевич Славин; Андрей Валентинович Соловьев; Дмитрий Валентинович Соловьев; Дмитрий Николаевич Путинцев; Андрей Юрьевич Даниленко
Original assignee: ООО "Когнитивные технологии"
Priority date: 2013-08-05
Filing date: 2013-08-05
Publication date: 2014-01-10

Abstract

Система выявления ошибок параллельных программ, содержащая модуль задания параметров оценки выполнения параллельных программ, информационный и синхронизирующий входы которого являются первыми информационным и синхронизирующим входами системы, а управляющий вход модуля задания параметров оценки выполнения параллельных программ является управляющим входом системы, при этом информационный вход модуля задания параметров оценки выполнения параллельных программ предназначен для приема параметров оценки выполнения параллельных программ, а синхронизирующий вход модуля задания параметров оценки выполнения параллельных программ предназначен для приема синхронизирующих сигналов занесения параметров оценки выполнения параллельных программ в модуль задания параметров оценки выполнения параллельных программ, модуль определения количественных характеристик ошибок, информационный и синхронизирующий входы которого являются вторыми информационным и синхронизирующим входами системы, при этом информационный вход модуля определения количественных характеристик предназначен для приема записей базы данных сервера, а синхронизирующий вход модуля определения количественных характеристик ошибок предназначен для приема синхронизирующих сигналов занесения записей базы данных сервера в модуль определения количественных характеристик ошибок, информационный выход модуля определения количественных характеристик ошибок является вторым информационным выходом системы, модуль имитационного моделирования процессов исполнения параллельных программ, синхронизирующий вход которого соединен с синхронизи�A parallel program error detection system containing a module for setting parameters for evaluating the execution of parallel programs, the information and synchronizing inputs of which are the first information and synchronizing inputs of the system, and the control input of the module for setting parameters for evaluating the execution of parallel programs is a control input for the system, while the information input of the parameter setting module evaluation of the execution of parallel programs is designed to receive parameters for evaluating the execution of parallel programs amm, and the synchronizing input of the module for setting parameters for evaluating the execution of parallel programs is designed to receive synchronizing signals for entering parameters for evaluating the execution of parallel programs in the module for setting parameters for evaluating the execution of parallel programs, the module for determining the quantitative characteristics of errors, the information and synchronizing inputs of which are the second information and synchronizing inputs of the system while the information input of the module for determining quantitative characteristics of assigned to receive server database records, and the clock input of the error quantification module is designed to receive synchronization signals of entering the server database records into the error quantification module, the information output of the error quantification module is the second information output of the system, the process simulation module execution of parallel programs, the synchronizing input of which is connected to the synchronization

Description

Полезная модель относится к вычислительной технике, в частности, к системе выявления ошибок параллельных программ.The utility model relates to computer technology, in particular, to a system for detecting errors of parallel programs.

В последнее время в сфере инженерных и научно-технических расчетов, задач математического моделирования, задач реального времени наметилась тенденция в сторону отказа от последовательных решений для однопроцессорных компьютеров. Практически все современные создаваемые прикладные пакеты в указанных выше областях ориентированы на параллельную или распределённую вычислительную среду.Recently, in the field of engineering and scientific-technical calculations, mathematical modeling problems, and real-time problems, there has been a tendency towards abandoning sequential solutions for uniprocessor computers. Almost all modern application packages being created in the above areas are oriented to a parallel or distributed computing environment.

Одновременно с возрастанием потребности в параллельных программах и с распространением многопроцессорных, многоядерных и кластерных технологий разработка параллельных программ становится все более актуальной, поскольку пользователи программ хотят максимально полно использовать возможности имеющейся у них современной вычислительной аппаратуры.Simultaneously with the increasing need for parallel programs and the proliferation of multiprocessor, multi-core and cluster technologies, the development of parallel programs is becoming more and more urgent, because program users want to make the most of the capabilities of their modern computing equipment.

В настоящее время ведутся интенсивные исследования в области автоматизации разработки параллельных программ, в частности, в области создания инструментов для отладки и исследования параллельных программ. Цели применения этих инструментов могут быть самыми различными. Это, в первую очередь, поиск ошибок в программе, в том числе и таких специфических для параллельных программ, как ошибки обращения к процедурам, обеспечивающим параллелизм, ошибки при передаче сообщений, ошибки синхронизации, ошибки доступа к общим ресурсам и т.д.Currently, intensive research is being conducted in the field of automating the development of parallel programs, in particular in the field of creating tools for debugging and researching parallel programs. The goals of using these tools can be very different. This is, first of all, the search for errors in the program, including those specific to parallel programs, such as errors in accessing procedures that provide concurrency, errors in sending messages, synchronization errors, errors in accessing shared resources, etc.

Известны системы, которые могли бы быть использованы для решения поставленной задачи (1, 2).Known systems that could be used to solve the problem (1, 2).

Первая из известных систем содержит триггер, группу элементов И, генератор случайных чисел, группу элементов И с инверсным входом, группу элементов ИЛИ, группу триггеров и элементы И, ИЛИ (1).The first known system contains a trigger, a group of AND elements, a random number generator, a group of AND elements with an inverse input, a group of OR elements, a group of triggers, and AND, OR elements (1).

Недостаток данной системы состоит в ограниченных функциональных возможностях, позволяющих вести обработку параллельных потоков данных программ только последовательно, что резко снижает его производительность.The disadvantage of this system is the limited functionality that allows processing parallel program data streams only sequentially, which dramatically reduces its performance.

Известна и другая система, содержащая множество логических процессоров, каждый из которых содержит блок обработки прерываний для предписывания соответствующему логическому процессору выполнять подпрограмму обработки прерываний в ответ на прерывание, и регистр заявок на прерывание, подсоединенный к к блоку обработки каждого логического процессора для хранения значения, которое показывает должен ли каждый логический процессор обрабатывать прерывание (2).Another system is known that contains many logical processors, each of which contains an interrupt processing unit for instructing the corresponding logical processor to execute an interrupt processing routine in response to an interrupt, and an interrupt request register connected to the processing unit of each logical processor to store a value that indicates whether each logical processor should handle interrupt (2).

Последнее из перечисленных выше технических решений наиболее близко к описываемому.The last of the above technical solutions is closest to the described.

Его недостаток заключается в конструктивной сложности, обусловленной тем, что для каждого потока данных, представленного одной программой, устройство вынуждено содержать отдельный канал обработки данных.Its disadvantage lies in the structural complexity due to the fact that for each data stream represented by one program, the device is forced to contain a separate data processing channel.

Цель изобретения - упрощение системы путем локализации адресов записей параллельных программ по идентификаторам имитируемых сообщений и формирования нарастающего итога результатов обработки программ в реальном масштабе времени.The purpose of the invention is to simplify the system by localizing the addresses of records of parallel programs by identifiers of simulated messages and forming a cumulative total of the results of processing programs in real time.

Поставленная цель достигается тем, что в систему, содержащую модуль задания параметров оценки выполнения параллельных программ, информационный и синхронизирующий входы которого являются первыми информационным и синхронизирующим входами системы, а управляющий вход модуля задания параметров оценки выполнения параллельных программ является управляющим входом системы, при этом информационный вход модуля задания параметров оценки выполнения параллельных программ предназначен для приема параметров оценки выполнения параллельных программ, а синхронизирующий вход модуля задания параметров оценки выполнения параллельных программ предназначен для приема синхронизирующих сигналов занесения параметров оценки выполнения параллельных программ в модуль задания параметров оценки выполнения параллельных программ, модуль определения количественных характеристик ошибок, информационный и синхронизирующий входы которого являются вторыми информационным и синхронизирующим входами системы, при этом информационный вход модуля определения количественных характеристик предназначен для приема записей базы данных сервера, а синхронизирующий вход модуля определения количественных характеристик ошибок предназначен для приема синхронизирующих сигналов занесения записей базы данных сервера в модуль определения количественных характеристик ошибок, информационный выход модуля определения количественных характеристик ошибок является вторым информационным выходом системы, модуль имитационного моделирования процессов исполнения параллельных программ, синхронизирующий вход которого соединен с синхронизирующим выходом модуля задания параметров оценки выполнения параллельных программ, а первый и второй информационные выходы модуля имитационного моделирования процессов исполнения параллельных программ являются первым и вторым информационными выходами системы, предназначенными для выдачи числа имитируемых сообщений и их содержания на первый информационный вход сервера базы данных соответственно, модуль управления базой данных, адресный выход которого является адресным выходом системы, а один синхронизирующий выход модуля управления базой данных является первым синхронизирующим выходом системы, введены модуль фиксации ошибок параллельных программ, тактирующий вход которого соединен с тактирующим выходом модуля задания параметров оценки выполнения параллельных программ, управляющий вход модуля фиксации ошибок параллельных программ подключен к управляющему выходу модуля имитационного моделирования процессов исполнения параллельных программ, информационный выход модуля фиксации ошибок параллельных программ является четвертым информационным выходом системы, адресный выход модуля фиксации ошибок параллельных программ является вторым адресным выходом системы, один синхронизирующий выход модуля фиксации ошибок параллельных программ является вторым синхронизирующим выходом системы, а другой синхронизирующий выход модуля фиксации ошибок параллельных программ подключен к установочному входу модуля имитационного моделирования процессов исполнения параллельных программ, модуль идентификации потоков данных параллельных программ, один информационный вход которого соединен с третьим информационным выходом модуля имитационного моделирования процессов исполнения параллельных программ, другой информационный вход модуля идентификации потоков данных параллельных программ подключен к четвертому информационному выходу модуля имитационного моделирования процессов исполнения параллельных программ, а синхронизирующий вход модуля идентификации потоков данных параллельных программ соединен с синхронизирующим выходом модуля имитационного моделирования процессов исполнения параллельных программ, при этом один информационный выход модуля идентификации потоков данных параллельных программ соединен с первым информационным входом модуля управления базой данных, информационный выход модуля идентификации потоков данных параллельных программ подключен ко второму информационному входу модуля управления базой данных, один синхронизирующий выход модуля идентификации потоков данных параллельных программ является третьим синхронизирующим выходом системы, а другой синхронизирующий выход модуля идентификации потоков данных параллельных программ соединен с первым синхронизирующим входом модуля управления базой данных, модуль селекции циклов обработки ошибок, вход которого соединен со вторым синхронизирующим входом системы, первый выход модуля селекции циклов обработки ошибок подключен ко второму синхронизирующему входу модуля определения количественных характеристик ошибок, другой информационный вход которого соединен с пятым информационным выходом модуля имитационного моделирования процессов исполнения параллельных программ, второй выход модуля селекции циклов обработки данных является четвертым синхронизирующим выходом системы, подключенным к синхронизирующему входу модуля фиксации параметров параллельных программ, а третий выход модуля селекции циклов обработки данных соединен с установочным входом модуля идентификации потоков данных параллельных программ, и модуль селекции интервалов приема имитируемых сообщений, один синхронизирующий вход которого соединен с четвертым выходом модуля селекции циклов обработки данных, другой синхронизирующий вход модуля селекции интервалов приема имитируемых сообщений подключен ко второму синхронизирующему выходу модуля управления базой данных, при этом информационный выход модуля селекции интервалов приема имитируемых сообщений соединен с третьим информационным входом модуля управления базой данных, синхронизирующий выход модуля селекции интервалов приема имитируемых сообщений подключен ко второму синхронизирующему входу модуля управления базой данных, а сигнальный выход модуля селекции интервалов приема имитируемых сообщений является сигнальным выходом системы.This goal is achieved by the fact that in a system containing a module for setting parameters for evaluating the execution of parallel programs, the information and synchronizing inputs of which are the first information and synchronizing inputs of the system, and the control input of the module for setting parameters for evaluating the execution of parallel programs is a control input of the system, while the information input the module for setting parameters for evaluating the execution of parallel programs is designed to receive parameters for evaluating the execution of parallel programs frame, and the synchronizing input of the module for setting parameters for evaluating the execution of parallel programs is designed to receive synchronizing signals for entering parameters for evaluating the execution of parallel programs in the module for setting parameters for evaluating the execution of parallel programs, the module for determining the quantitative characteristics of errors, the information and synchronizing inputs of which are the second information and synchronizing inputs of the system while the information input of the module for determining the quantitative characteristics of pre assigned to receive server database records, and the clock input of the error quantification module is designed to receive synchronization signals of entering the server database records into the error quantification module, the information output of the error quantification module is the second information output of the system, the process simulation module execution of parallel programs, the synchronizing input of which is connected to the synchronization the output of the module for setting parameters for evaluating the execution of parallel programs, and the first and second information outputs of the module for simulating the execution of parallel programs are the first and second information outputs of the system, designed to provide the number of simulated messages and their contents to the first information input of the database server, respectively, database management, the address output of which is the address output of the system, and one synchronizing output of the module is controlled the database is the first synchronizing output of the system, a parallel error fixing module is introduced, the clock input of which is connected to the clock output of the parallel program execution evaluation parameter setting module, the control input of the parallel program error fixing module is connected to the control output of the parallel simulation program simulation module, the information output of the error fixing module of parallel programs is the fourth information output of the systems s, the address output of the parallel error fixing module is the second address output of the system, one synchronizing output of the parallel programming error fixing module is the second synchronizing output of the system, and the other synchronizing output of the parallel error fixing module is connected to the installation input of the simulation module for parallel program execution processes, module for identifying data streams of parallel programs, one information input of which is connected to the third info the output of the parallel program data flow identification module is connected to the fourth information output of the parallel program data flow simulation module, and the synchronization input of the parallel program data flow identification module is connected to the synchronizing output of the simulation process module parallel programs, with one information The output of the parallel program data stream identification module is connected to the first information input of the database control module, the information output of the parallel program data stream identification module is connected to the second information input of the database control module, one synchronizing output of the parallel program data stream identification module is the third synchronizing output of the system and the other synchronizing output of the data flow identification module of parallel programs connected with the first synchronizing input of the database management module, the error processing cycle selection module, the input of which is connected to the second system synchronizing input, the first output of the error processing cycle selection module is connected to the second synchronizing input of the error quantification module, the other information input of which is connected to the fifth information the output of the module for simulation of the execution processes of parallel programs, the second output of the module for the selection of data processing cycles x is the fourth synchronizing output of the system connected to the synchronizing input of the module for fixing parameters of parallel programs, and the third output of the module for selecting cycles of data processing is connected to the installation input of the module for identifying data flows of parallel programs, and the module for selecting intervals for receiving simulated messages, one synchronizing input of which is connected to the fourth output of the module for selecting data processing cycles, another synchronizing input of the module for selecting intervals of reception of simulated of messages is connected to the second synchronizing output of the database control module, while the information output of the module for selecting intervals of reception of simulated messages is connected to the third information input of the database control module, the synchronizing output of the module of selection of intervals for receiving simulated messages is connected to the second synchronizing input of the database control module, and the signal output of the module for selecting intervals of reception of simulated messages is the signal output of the system.

Сущность изобретения поясняется чертежами, где на фиг. 1 представлена структурная схема системы, на фиг. 2 представлен пример конкретного конструктивного выполнения модуля задания параметров оценки выполнения параллельных программ, на фиг. 3 - пример конкретного конструктивного выполнения модуля фиксации ошибок параллельных программ, на фиг. 4 - пример конкретного конструктивного выполнения модуля имитационного моделирования процессов исполнения параллельных программ, на фиг. 5 - пример конкретного конструктивного выполнения модуля идентификации потоков данных параллельных программ, на фиг. 6 - пример конкретного конструктивного выполнения модуля селекции циклов обработки данных, на фиг. 7 - пример конкретного конструктивного выполнения модуля определения количественных характеристик ошибок, на фиг. 8 - пример конкретного конструктивного выполнения модуля селекции интервалов приема имитируемых сообщений, на фиг.9 - пример конкретного конструктивного выполнения модуля управления базой данных.The invention is illustrated by drawings, where in FIG. 1 is a structural diagram of a system; FIG. 2 shows an example of a specific constructive implementation of a module for setting parameters for evaluating the execution of parallel programs, FIG. 3 is an example of a specific structural embodiment of the error fixing module of parallel programs, FIG. 4 is an example of a specific constructive implementation of a module for simulation of processes for executing parallel programs, FIG. 5 is an example of a specific structural embodiment of the data stream identification module of parallel programs; FIG. 6 is an example of a specific embodiment of a module for selecting data processing cycles; FIG. 7 is an example of a specific constructive implementation of the module for determining the quantitative characteristics of errors; FIG. 8 is an example of a specific structural embodiment of a module for selecting intervals for receiving simulated messages, and FIG. 9 is an example of a specific structural embodiment of a database management module.

Система (фиг. 1) содержит модуль 1 задания параметров оценки выполнения параллельных программ, модуль 2 фиксации ошибок параллельных программ, модуль 3 имитационного моделирования процессов исполнения параллельных программ, модуль 4 идентификации потоков данных параллельных программ, модуль 5 селекции циклов обработки данных, модуль 6 определения количественных характеристик ошибок, модуль 7 селекции интервалов приема имитируемых сообщений, и модуль 8 управления базой данных.The system (Fig. 1) contains module 1 for setting parameters for evaluating the execution of parallel programs, module 2 for fixing errors of parallel programs, module 3 for simulation of processes for executing parallel programs, module 4 for identifying data flows of parallel programs, module 5 for selecting data processing cycles, module 6 for determining quantitative characteristics of errors, module 7 selection intervals for the reception of simulated messages, and module 8 database management.

На фиг. 1 показаны первый 15 и второй 16 информационные входы системы, первый 17 и второй 18 синхронизирующие и управляющий 19 входы системы, первый 21, второй 22, третий 23 и четвертый 24 информационные выходы системы, первый 25 и второй 26 адресные выходы системы, а также первый 27, второй 28, третий 29 и четвертый 30 синхронизирующие выходы системы, и сигнальный 31 выход системы.In FIG. 1 shows the first 15 and second 16 information inputs of the system, the first 17 and second 18 synchronizing and control 19 inputs of the system, the first 21, second 22, third 23 and fourth 24 information outputs of the system, the first 25 and second 26 address outputs of the system, as well as the first 27, second 28, third 29 and fourth 30 synchronizing outputs of the system, and signal 31 of the system output.

Модуль 1 (фиг. 2) содержит генератор 40 импульсов, первый 41 и второй 42 счетчики, первый 43 и второй 44 регистры, первый 45 и второй 46 дешифраторы, компаратор 47, триггер 48, элементы 49-53, элемент 54 ИЛИ, элемент 55 задержки. На чертеже показаны информационный 15, синхронизирующий 17 и управляющий 19 входы, а также синхронизирующий 57 и тактирующий 58 выходы.Module 1 (Fig. 2) contains a pulse generator 40, first 41 and second 42 counters, first 43 and second 44 registers, first 45 and second 46 decoders, comparator 47, trigger 48, elements 49-53, element 54 OR, element 55 delays. The drawing shows information 15, synchronizing 17 and controlling 19 inputs, as well as synchronizing 57 and timing 58 outputs.

Модуль 2 (фиг. 3) содержит первый 76 и второй 77 счетчики, регистр 78, компаратор 79, элемент 80 И, элементы 81, 82 ИЛИ, , элементы 83, 84 задержки. На чертеже показаны первый 86 и второй 87 синхронизирующие входы, и управляющий 88 вход, а также информационный 89 и адресный 90 выходы, и первый 91 и второй 92 синхронизирующие выходы.Module 2 (Fig. 3) contains the first 76 and second 77 counters, register 78, comparator 79, AND element 80, OR elements 81, 82,, delay elements 83, 84. The drawing shows the first 86 and second 87 clock inputs, and a control 88 input, as well as information 89 and address 90 outputs, and the first 91 and second 92 clock outputs.

Модуль 3 (фиг 4) содержит блок 60 памяти, выполненный в виде оперативного запоминающего устройства, регистр 61, счетчик 62, триггер 63, элемент 64 И, элементы 65, 66 задержки. На чертеже показаны синхронизирующий 67 и установочный 68 входы, а также адресный 69 выход блока, первый 70, второй 71, третий 72 и четвертый 73 информационные выходы блока, синхронизирующий 74 и управляющий выход 75 блока.Module 3 (FIG. 4) comprises a memory unit 60 made in the form of random access memory, register 61, counter 62, trigger 63, AND element 64, delay elements 65, 66. The drawing shows the synchronizing 67 and installation 68 inputs, as well as the address 69 output of the block, the first 70, second 71, third 72 and fourth 73 information outputs of the block, synchronizing 74 and control output 75 of the block.

Модуль 4 (фиг. 5) содержит блок 95 памяти, выполненный в виде постоянного запоминающего устройства, дешифратор 96, счетчик 97, триггер 98, элементы 100-104 И, элемент 105 ИЛИ, элементы 106-108 задержки, блок 160 памяти, выполненный в виде постоянного запоминающего устройства, дешифратор 161, регистр 162, элементы 163-165 И, элементы 166, 167 задержки. На чертеже показаны информационные 110-111, синхронизирующий 112 и установочный 113 входы, а также информационные 115,116 и синхронизирующий 114, 117 выходы.Module 4 (Fig. 5) contains a memory block 95 made in the form of read-only memory, a decoder 96, a counter 97, a trigger 98, AND elements 100-104, OR element 105, delay elements 106-108, and a memory block 160 made in in the form of read-only memory, a decoder 161, a register 162, AND elements 163-165, delay elements 166, 167. The drawing shows information 110-111, synchronizing 112 and installation 113 inputs, as well as information 115,116 and synchronizing 114, 117 outputs.

Модуль 5 (фиг. 6) содержит элемент 139 ИЛИ, первый 140 и второй 141 компараторы, первый 142 и второй 143 счетчики, первый 144 и второй 145 регистры, элементы 146-148 задержки. На чертеже показаны синхронизирующий 149 вход, а также первый 150, второй 151, третий 152 и четвертый 153 синхронизирующие выходы.Module 5 (FIG. 6) contains an OR element 139, first 140 and second 141 comparators, first 142 and second 143 counters, first 144 and second 145 registers, delay elements 146-148. The drawing shows the clock input 149, as well as the first 150, second 151, third 152 and fourth 153 clock outputs.

Модуль 6 (фиг. 7) содержит сумматор 13 и регистр 14. На чертеже показаны синхронизирующие 204, 205 и информационные входы 206, 207, а также информационный выход 23.Module 6 (Fig. 7) contains an adder 13 and a register 14. The drawing shows the synchronizing 204, 205 and information inputs 206, 207, as well as information output 23.

Модуль 7 (фиг. 8) содержит счетчик 175, регистр 176, компаратор 177, элемент 178 ИЛИ и элемент 179 задержки, дешифратор 190, блок 191 памяти, выполненный в виде постоянного запоминающего устройства, регистр 192, элементы 193 - 195 И, элементы 196, 197 задержки.Module 7 (Fig. 8) contains a counter 175, a register 176, a comparator 177, an OR element 178 and a delay element 179, a decoder 190, a memory unit 191 made in the form of read-only memory, a register 192, elements 193 - 195 I, elements 196 197 delay.

На чертеже показаны первый 180 и второй 181 синхронизирующие входы, а также информационный 201 и синхронизирующие 200, 201 входы, а также информационный 200 и синхронизирующий 201 выходы.The drawing shows the first 180 and second 181 clock inputs, as well as information 201 and clock 200, 201 inputs, as well as information 200 and clock 201 outputs.

Модуль 8 (фиг. 9) содержит триггеры 120-121, группы 122-124 элементов И, группу 125 элементов ИЛИ, элемент 126 ИЛИ, элементы 127, 128 задержки. На чертеже показаны информационные 130-132, синхронизирующие 133-134 и установочный 135 входы, а также адресный 25 выход, первый 27 и второй 136 синхронизирующие выходы.Module 8 (Fig. 9) contains triggers 120-121, groups of 122-124 AND elements, a group of 125 OR elements, an OR element 126, delay elements 127, 128. The drawing shows information 130-132, synchronizing 133-134 and installation 135 inputs, as well as address 25 output, the first 27 and second 136 synchronization outputs.

Все узлы и элементы системы выполнены на стандартных потенциально-импульсных элементах. Для упрощения чертежа цепи первоначальной установки узлов и блоков системы в исходное состояние не показаны.All nodes and elements of the system are made on standard potential-impulse elements. To simplify the drawing, the chains of the initial installation of the nodes and blocks of the system in the initial state are not shown.

Реализация параллельных процессов имеет свои особенности:The implementation of parallel processes has its own characteristics:

- на уровне задач вычислительные процессы могут быть истинно параллельными только в многопроцессорных системах или вычислительных сетях;- at the level of tasks, computational processes can be truly parallel only in multiprocessor systems or computer networks;

- многие параллельные программы используют одни и те же ресурсы, поэтому даже асинхронные параллельные программы в пределах одной системы вынуждены согласовывать свои действия при обращении к общим ресурсам;- many parallel programs use the same resources, so even asynchronous parallel programs within the same system are forced to coordinate their actions when accessing shared resources;

- в вычислительных системах дополнительно используется еще два вида параллельных программ: родительский и дочерний; особенность их состоит в том, что процесс-родитель не может быть завершен, пока не завершатся все его дочерние процессы.- in computing systems, two more types of parallel programs are additionally used: parent and child; their peculiarity lies in the fact that the parent process cannot be completed until all its child processes have completed.

В силу перечисленных особенностей для организации взаимодействия параллельных процессов в вычислительных системах используются три основных подхода:Due to the listed features, three main approaches are used to organize the interaction of parallel processes in computer systems:

- на основе «взаимного исключения»;- on the basis of "mutual exclusion";

- на основе синхронизации посредством сигналов;- based on synchronization by means of signals;

- на основе обмена информацией (сообщениями).- based on the exchange of information (messages).

«Взаимное исключение» предполагает запрет доступа к общим ресурсам (общим данным) для всех параллельные программы, кроме одного, на время его работы с этими ресурсами (данными).“Mutual exclusion” implies a prohibition of access to shared resources (shared data) for all parallel programs, except one, while it is working with these resources (data).

Синхронизация подразумевает обмен сигналами между двумя или более процессами по установленному протоколу. Такой «сигнал» рассматривается как некоторое событие, вызывающее у получившего его процесса соответствующие действия.Synchronization involves the exchange of signals between two or more processes according to the established protocol. Such a “signal” is considered as some event that causes corresponding actions in the process that received it.

Часто возникает необходимость передавать от одной параллельной программы другой более подробную информацию, чем просто «сигнал-событие». В этом случае процессы согласуют свою работу на основе обмена сообщениями.Often there is a need to transmit more detailed information from one parallel program to another than just a “signal-event”. In this case, the processes coordinate their work on the basis of messaging.

Система работает следующим образом.The system operates as follows.

Задание параметров оценки исполнения параллельных программ осуществляется с помощью регистра 43 модуля 1, в который перед началом работы системы с автоматизированного рабочего места администратора системы вводится кодовое значение признака параметра, которое с входа 15 по синхронизирующему импульсу, поступающему на вход 17, заносится в регистр 43.The parameters for evaluating the execution of parallel programs are set using register 43 of module 1, into which, before starting the system from the workstation of the system administrator, the code value of the parameter attribute is entered, which, from input 15, is entered into register 43 by the synchronizing pulse supplied to input 17.

Кроме того, в регистре 44 устанавливается величина временного периода имитации процесса выполнения параллельных программ.In addition, the register 44 sets the value of the time period simulating the process of executing parallel programs.

Запуск работы системы осуществляется импульсом запуска с управляющего входа, поступающим на прямой вход триггера 48 модуля 1, в результате чего триггер 48 устанавливается в единичное состояние и высоким потенциалом с прямого выхода открывает по одному входу элементы 49, 50 И.The system is started by the start pulse from the control input, which goes to the direct input of trigger 48 of module 1, as a result of which the trigger 48 is set to a single state and with high potential from the direct output opens elements 49, 50 I one input.

К другому входу элемента 49 И подключен генератор 40 импульсов, импульсы с выхода которого через элемент 49 И начинают поступать на счетный вход счетчика 41, выходы поразрядного переноса которого соединены с входами соответствующих элементов 51-53 И, другие входы которых подключены к соответствующим выходам дешифратора 45, состояние которого определяется значением кода в регистре 43.A pulse generator 40 is connected to another input of element 49 AND, the pulses from the output of which through element 49 And begin to flow to the counter input of counter 41, the bit-transfer outputs of which are connected to the inputs of the corresponding elements 51-53 AND, the other inputs of which are connected to the corresponding outputs of the decoder 45 whose state is determined by the value of the code in register 43.

Дешифратор 45 расшифровывает значение кода регистра 43 и открывает соответствующий ему элемент 51-53. В результате этого на выходы соответствующих элементов 51-53 проходят импульсы с различных выходов счетчика 41, которые через элемент 54 ИЛИ поступают на выход 57 модуля 1 и далее поступают на вход 67 модуля 3.The decoder 45 decodes the value of the code of the register 43 and opens the corresponding element 51-53. As a result of this, pulses from the various outputs of the counter 41 pass through the outputs 54 of the OR element 54 to the output 57 of the module 1 and then go to the input 67 of the module 3 through the outputs of the corresponding elements 51-53.

Одновременно с этим, с выхода датчика 46 через элемент 50 И импульсы времени поступают на счетный вход счетчика 42, который ведет подсчет времени работы системы. Показания счетчика 42 поступают на один вход компаратора 47, на другой информационный вход которого с выхода регистра 44 подан заданный код имитируемого временного периода.At the same time, from the output of the sensor 46 through the element 50 And the time pulses arrive at the counting input of the counter 42, which counts the operating time of the system. The readings of the counter 42 go to one input of the comparator 47, to the other information input of which the specified code of the simulated time period is supplied from the output of the register 44.

Кроме того, с выхода элемента 50 И каждый импульс датчика импульсов времени задерживается элементом 55 задержки на время срабатывания счетчика 42 и поступает на синхронизирующий вход компаратора 47. По этому импульсу компаратор 47 сравнивает входные коды и только в момент их равенства формирует сигнал остановки работы системы, выдачей импульса на установочный вход триггера 48, возвращая его в исходное состояние, и закрывающий тем самым элемент 49 И.In addition, from the output of element 50 AND, each pulse of the time pulse sensor is delayed by the delay element 55 for the time of operation of the counter 42 and arrives at the synchronizing input of the comparator 47. Based on this pulse, the comparator 47 compares the input codes and only at the moment of their equality generates a system stop signal, issuing a pulse to the installation input of the trigger 48, returning it to its original state, and thereby closing the element 49 I.

С выхода 57 модуля 1 синхронизирующие импульсы, задающие частоту поступления имитируемых данных параллельных программ, соответствующую условиям заданного признака риска, через вход 67 модуля 3 поступают на один вход элемента 64 И, на другой вход которого подан высокий потенциал с инверсного выхода триггера 63, открывающий элемент 64 И по одному входу.From the output 57 of module 1, synchronizing pulses, which specify the frequency of arrival of the simulated data of parallel programs corresponding to the conditions of a given risk symptom, pass through input 67 of module 3 to one input of element 64 AND, to the other input of which a high potential is applied from the inverse output of trigger 63, the opening element 64 And one entry.

Синхронизирующие импульсы проходят элемент 64 И, и, во-первых, поступают на счетный вход счетчика 62, подсчитывающего число имитируемых входных сообщений. Поступление каждого входного импульса, начиная с первого на вход счетчика 62, формирует очередной адрес считывания очередной кодограммы данных параллельных программ, хранящейся в памяти блока 60.The clock pulses pass through the And element 64, and, firstly, they arrive at the counting input of the counter 62, counting the number of simulated input messages. The arrival of each input pulse, starting from the first to the input of the counter 62, forms the next read address of the next codogram of data of parallel programs stored in the memory of block 60.

Во-вторых, каждый синхронизирующий импульс с выхода элемента 64 И задерживается элементом 65 на время срабатывания счетчика 62, и поступает на вход считывания блока 60 памяти, в котором хранятся имитируемые кодограммы данных параллельных программ.Secondly, each synchronizing pulse from the output of the element 64 AND is delayed by the element 65 for the duration of the counter 62 operation, and is fed to the read input of the memory unit 60, in which the simulated codograms of data of parallel programs are stored.

Очередное имитируемое входное сообщение одной из программ считывается из ячейки памяти, очередной адрес которой сформирован счетчиком 62, на вход регистра 61, куда оно заносится синхронизирующим импульсом с выхода элемента 66 задержки.The next simulated input message of one of the programs is read from the memory cell, the next address of which is formed by the counter 62, to the input of the register 61, where it is entered by the synchronizing pulse from the output of the delay element 66.

Имитируемое сообщение содержит следующую структуру:The simulated message contains the following structure:

Идентификатор исполняемой программыExecutable identifier Идентификатор операции исполняемой программыID of the executable program operation Время выполнения данной операцииThe time to complete this operation

С выхода 70 регистра 61 модуля 3 все содержимое регистра 61 выдается на выход 23 для последующего документирования записей в базе данных системы.From the output 70 of the register 61 of module 3, the entire contents of the register 61 is output 23 for subsequent documentation of the entries in the system database.

С выхода 71 модуля 1 идентификатор исполняемой программы поступает на вход 110 модуля 4 и далее подается на вход дешифратора 96, который расшифровывает код идентификатора программы, и открывает один из элементов 100-102 И по одному входу.From the output 71 of module 1, the identifier of the executable program is fed to the input 110 of module 4 and then fed to the input of the decoder 96, which decodes the code of the program identifier, and opens one of the elements 100-102 AND one input.

Для определенности положим, что высокий потенциал поступил на один вход элемента 100 И. В это время синхронизирующий импульс с выхода 74 модуля 3 поступает на вход 111 модуля 4 , и далее на входы элементов 103 и 104 И. К этому моменту времени триггер 98 находится в исходном состоянии и на его инверсном выходе будет высокий потенциал, открывающий элемент 104 И по одному входу.For definiteness, we assume that a high potential is received at one input of element 100 I. At this time, the synchronizing pulse from the output 74 of module 3 is supplied to the input 111 of module 4, and then to the inputs of the elements 103 and 104 I. By this time, trigger 98 is in the initial state and its inverse output will have a high potential, opening the element 104 And at one input.

В результате этого синхронизирующий импульс с входа 111 модуля 4 проходит через элемент 104 И, задерживается элементом 106 на время приема кода входного сообщения в регистр 61 модуля 3 и срабатывания дешифратора 96 модуля 4, и далее поступает на опрос состояния элементов 100-102 И.As a result of this, the synchronizing pulse from the input 111 of the module 4 passes through the element 104 AND, is delayed by the element 106 while receiving the code of the input message in the register 61 of the module 3 and the operation of the decoder 96 of the module 4, and then goes to the interrogation of the state of the elements 100-102 I.

Учитывая то обстоятельство, что открытым по одному входу будет только элемент 100 И, то пройдя этот элемент И, синхроимпульс поступает, во-первых, поступает на вход считывания фиксированной ячейки памяти постоянного запоминающего устройства 95, где хранится базовый адрес ячейки памяти в базе данных сервера, закрепленной за данной программой, и считывает его на вход счетчика 97.Given the fact that only one element AND will be open at one input, then passing this element AND, the clock pulse arrives, firstly, arrives at the read input of the fixed memory cell of the permanent storage device 95, where the base address of the memory cell is stored in the server database assigned to this program, and reads it to the input of the counter 97.

Кроме того, тот же импульс считывания кода базового адреса программы с выхода элемента 106 задерживается элементом 107 на время считывания содержимого фиксированной ячейки ПЗУ, и поступает на синхронизирующий вход счетчика 97, фиксируя в нем базовый адрес ячейки памяти, закрепленной за данной программой.In addition, the same pulse of reading the code of the base address of the program from the output of element 106 is delayed by element 107 for the duration of reading the contents of a fixed ROM cell, and arrives at the clock input of the counter 97, fixing the base address of the memory cell assigned to this program in it.

Код с выхода счетчика 97 через выход 115 выдается на вход 130 модуля 8 и далее поступает на одни входы элементов 122 И группы, на другие входы которых к этому моменту времени с инверсных выходов триггеров 120 и 121 подаются высокие потенциалы, поскольку оба триггера находятся в исходном состоянии. Код базового адреса через элементы 122 И группы и через элементы 125 ИЛИ группы выдается на адресный выход 25 системы.The code from the output of the counter 97 through the output 115 is issued to the input 130 of the module 8 and then goes to one of the inputs of elements 122 And groups, the other inputs of which at this point in time from the inverse outputs of the triggers 120 and 121 are high potentials, since both triggers are in the original condition. The base address code through elements 122 AND groups and through elements 125 OR groups is issued to the address output 25 of the system.

Параллельно с этим, импульс считывания с выхода элемента 107 проходит через элемент 105 ИЛИ, затем задерживается элементом 108 на время занесения базового адреса программы в счетчик 97, и далее, во-первых, с выхода элемента 108 задержки выдается на единичный вход триггера 98, устанавливая его в единичное состояние, при котором элемент 103 И будет открыт, а элемент 104 И - закрыт, а, во-вторых, с выхода 114 он выдается на выход 29 системы и далее на вход первого канала прерывания сервера (на чертеже не показан).In parallel with this, the read pulse from the output of element 107 passes through the OR element 105, then it is delayed by the element 108 while the base address of the program is entered into the counter 97, and then, firstly, from the output of the delay element 108, it is output to the trigger input 98 by setting it is in a single state, in which the 103 And element will be open, and the And element 104 is closed, and, secondly, from the output 114 it is output to the system output 29 and then to the input of the first server interrupt channel (not shown in the drawing).

По этому сигналу сервер переходит на подпрограмму документирования первой кодограммы с выхода 22 по базовому адресу программы, который с выхода счетчика 97 выдается на адресный 25 выход системы.By this signal, the server switches to the subroutine for documenting the first codogram from output 22 to the base address of the program, which from the output of counter 97 is output to address 25 of the system output.

Параллельно с процессом документирования первой кодограммы в базу данных системы, тот же синхронизирующий импульс записи с выхода элемента 108 задержки поступает на входы элементов 163-165 И, состояние которых определяется дешифратором 161, на информационный вход 111 которого поступает код идентификатора выполняемой операции программы с выхода 72 модуля 3. Поступивший код расшифровывается дешифратором 161 и открывает по одному входу один из элементов 163 - 165 И. Для определенности положим, что высокий потенциал поступил на один вход элемента 165 И.In parallel with the process of documenting the first codogram to the system database, the same clock pulse from the output of the delay element 108 is supplied to the inputs of the elements 163-165 And, the state of which is determined by the decoder 161, the information input 111 of which receives the identifier code of the program operation to be executed from the output 72 module 3. The received code is decrypted by the decoder 161 and opens one input of one of the elements 163 - 165 I. one by one. For definiteness, we assume that a high potential is received at one input of the element 165 I.

В это же время синхронизирующий импульс поступает на опрос состояния элементов 163-165 И. Учитывая то обстоятельство, что открытым по одному входу будет только элемент 165 И, то, пройдя этот элемент И, синхроимпульс поступает, во-первых, на вход считывания фиксированной ячейки памяти постоянного запоминающего устройства 160, где хранится адрес ячейки памяти в базе данных сервера, закрепленной за данной операцией программы, и считывает ее содержимое на информационный вход регистра 162.At the same time, the synchronizing pulse arrives at the polling of the state of the elements 163-165 I. Given the fact that only one And 165 element will be open on one input, then, having passed this And element, the clock pulse arrives, firstly, at the read input of a fixed cell memory permanent storage device 160, where the address of the memory cell is stored in the server database assigned to this operation of the program, and reads its contents to the information input of the register 162.

Во-вторых, тот же импульс считывания кода адреса ячейки памяти в базе данных сервера, закрепленной за данной операцией программы, задерживается элементом 166 задержки на время считывания содержимого фиксированной ячейки ПЗУ, поступает на синхронизирующий вход регистра 162, фиксируя в нем адрес ячейки памяти, данной операцией программы из первой записи входного сообщения.Secondly, the same pulse of reading the code of the address of the memory cell in the server database assigned to this operation of the program is delayed by the delay element 166 for the time of reading the contents of the fixed ROM cell; it arrives at the synchronizing input of the register 162, fixing the address of the memory cell in it operation of the program from the first entry of the input message.

Код с выхода регистра 162 через выход 16 модуля 4 поступает на вход 131 модуля 8, и далее на одни входы элементов 123 И группы 123, на другие входы которых подаются потенциалы с прямого выхода триггера 120 и инверсного выхода триггера 121.The code from the output of the register 162 through the output 16 of the module 4 is fed to the input 131 of the module 8, and then to one of the inputs of the 123 And group 123 elements, to the other inputs of which potentials are supplied from the direct output of trigger 120 and the inverse output of trigger 121.

Параллельно с этим процессом, синхронизирующий импульс с выхода элемента 166 задерживается элементом 167 на время занесения адреса ячейки памяти, закрепленной за данной операцией программы из первой записи входного сообщения в регистр 162, и далее с выхода 117 модуля 4 поступает на вход 133 модуля 8, откуда он, во-первых, сразу же поступает на прямой вход триггера 120, устанавливая его в единичное состояние, при котором высоким потенциалом с прямого выхода триггер 120 открывает элементы 123 И группы, а низким потенциалом с инверсного выхода триггер 120 закрывает элементы 122 группы И.In parallel with this process, the synchronizing pulse from the output of element 166 is delayed by element 167 for the time the memory address assigned to this program operation is entered from the first entry of the input message into register 162, and then from output 117 of module 4 it goes to input 133 of module 8, from where he, firstly, immediately goes to the direct input of the trigger 120, setting it to a single state, in which the high potential from the direct output of the trigger 120 opens the elements 123 And groups, and the low potential from the inverse output of the trigger 120 covers elements 122 of group I.

Таким образом, элементы 123 И группы будут открыты, поскольку на их входы поступают высокие потенциалы с прямого выхода триггера 120 и с инверсного выхода триггера 121. Благодаря этому код адреса ячейки памяти, закрепленной за данной операцией программы, проходит через элементы 123 И группы и элементы 125 ИЛИ группы на адресный выход 25 системы.Thus, the elements of 123 AND groups will be open, since high potentials come from their direct output from the trigger 120 and from the inverse output of the trigger 121. Due to this, the code of the address of the memory cell assigned to this operation of the program passes through the elements 123 AND of the group and elements 125 OR groups to address output 25 of the system.

Во-вторых, одновременно с этим процессом, синхронизирующий импульс с входа 133, проходит элемент 126 ИЛИ, задерживается элементом 127 на время срабатывания триггера 120 и выдачи кода адреса ячейки памяти, закрепленной за данной операцией программы, на адресный выход 25, а затем через выход 27 системы выдается на вход второго канала прерывания сервера (на чертеже не показан).Secondly, simultaneously with this process, the clock pulse from input 133 passes through the OR element 126, is delayed by the element 127 for the duration of the trigger 120 and the code of the address of the memory cell assigned to this operation of the program to the address output 25, and then through the output 27 of the system is issued to the input of the second channel of the server interrupt (not shown in the drawing).

По этому сигналу сервер переходит на подпрограмму считывания содержания ячейки памяти, закрепленной за данной операцией программы из входного сообщения, в которой хранится время, требуемое для выполнения данной операции.By this signal, the server switches to the subroutine for reading the contents of the memory cell assigned to this operation of the program from the input message, which stores the time required to complete this operation.

Содержимое адреса ячейки памяти, закрепленной за данной операцией программы из входного сообщения, считывается из базы данных сервера и через информационный вход 16 системы поступает на информационный вход регистра 14 модуля 6, куда оно заносится синхронизирующим импульсом сервера, поступающим на синхронизирующий вход 18.The contents of the address of the memory cell assigned to this operation of the program from the input message is read from the server database and through the information input 16 of the system goes to the information input of the register 14 of module 6, where it is entered by the synchronizing pulse of the server, arriving at the synchronizing input 18.

Кроме того, синхронизирующий импульс с выхода элемента 127 задерживается элементом 128 на время считывания содержимого ячейки памяти, и поступает на установочный вход триггера 120, возвращая его в исходное состояние, при котором он высоким потенциалом с инверсного выхода вновь открывает элементы 122 И группы, подключая выход счетчика 97 к адресному выходу 25 системы.In addition, the synchronizing pulse from the output of element 127 is delayed by element 128 for the duration of reading the contents of the memory cell, and is supplied to the installation input of trigger 120, returning it to its original state, when it with high potential from the inverse output again opens the elements of the And group 122, connecting the output counter 97 to the address output 25 of the system.

Следует учесть, что перед началом работы системы все ее узлы и блоки были установлены в исходное состояние, а содержимое ячеек памяти базы данных сервера, закрепленными за каждой из параллельных программ было обнулено. В связи с этим, при считывании содержимого ячейки памяти базы данных, закрепленной за первой операцией программы, на вход регистра 14 будет считываться нулевой код, и, следовательно, регистр 14 останется в исходном состоянии.It should be noted that before the system began to work, all its nodes and blocks were set to their initial state, and the contents of the memory cells of the server database assigned to each of the parallel programs were reset. In this regard, when reading the contents of the database memory cell assigned to the first operation of the program, a zero code will be read to the input of register 14, and therefore, register 14 will remain in its original state.

Содержимое регистра 14 (в данном случае оно равно нулю) поступает на вход сумматора 13. На другой вход 206 сумматора 13 с выхода 73 модуля 3 подан код времени, затраченный на выполнение подобных операций.The contents of the register 14 (in this case, it is equal to zero) is fed to the input of the adder 13. At the other input 206 of the adder 13 from the output 73 of module 3, a time code is spent spent on performing such operations.

Одновременно с этим, синхронизирующий импульс сервера с входа 18 системы поступает на вход 149 модуля 6, где задерживается элементом 146 на время занесения кода в регистр 14 и затем подается на синхронизирующий вход компаратора 140, на информационные входы которого подаются коды с выходов счетчика 142 и регистра 144.At the same time, the synchronizing server pulse from the input 18 of the system enters the input 149 of module 6, where it is delayed by the element 146 for the time the code is entered into register 14 and then fed to the synchronizing input of the comparator 140, to the information inputs of which codes from the outputs of the counter 142 and the register are supplied 144.

В регистр 102 занесен код количества кодограмм, которые каждая из параллельных программ должна передать в центр обработки данных. По синхронизирующему импульсу с выхода элемента 146 задержки компаратор 140 сравнивает входные коды, и учитывая, что количество принятых записей много меньше числа записей, подлежащих передаче во время исполнения параллельных программ, то на выходе 155 компаратора 140 формируется импульс, поступающий на синхронизирующий вход сумматора 13, суммирующего временные показатели исполнения соответствующих программ.In the register 102 is entered the code of the number of codograms that each of the parallel programs must transmit to the data center. According to the synchronizing pulse from the output of the delay element 146, the comparator 140 compares the input codes, and taking into account that the number of received records is much less than the number of records to be transmitted during the execution of parallel programs, a pulse is generated at the output 155 of the comparator 140, which arrives at the synchronizing input of the adder 13, summarizing the temporal performance indicators of the respective programs.

Одновременно с этим, импульс с выхода 155 компаратора 140 задерживается элементом 147 задержки на время срабатывания сумматора 13, и, во-первых, с выхода 151 модуля 6 выдается на выход 30 системы, и далее на вход третьего канала прерывания сервера. По этому сигналу сервер переходит на подпрограмму записи показателя затраченного времени на выполнение программы с выхода 23 системы по адресу ячейки памяти, закрепленной за первой операцией с адресного выхода 25, и выдачу сигнала на имитацию очередной входной кодограммы, который с выхода 151 модуля 6 поступает на вход 87 модуля 2.At the same time, the pulse from the output 155 of the comparator 140 is delayed by the delay element 147 for the response time of the adder 13, and, firstly, from the output 151 of the module 6 is issued to the output 30 of the system, and then to the input of the third channel of the server interrupt. By this signal, the server goes to the subroutine for recording the indicator of the elapsed time for executing the program from the output 23 of the system to the address of the memory cell assigned to the first operation from the address output 25, and issuing a signal to simulate the next input codogram, which is output from the output 151 of module 6 87 modules 2.

Во-вторых, тот же импульс с выхода элемента 147 задержки поступает на счетный вход счетчика 142, фиксируя факт записи в длительности временного интервала, в базу данных системы.Secondly, the same pulse from the output of the delay element 147 enters the counting input of the counter 142, fixing the fact of recording in the duration of the time interval, in the system database.

Сигнал на прием очередной кодограммы с входа 87 модуля 2 поступает на синхронизирующий вход компаратора 79, сравнивающего по этому сигналу показания счетчика 76 и регистра 78. Счетный вход счетчика 76 через элемент И 80 и вход 86 модуля 2 подключен через выход 58 модуля 1 к датчику импульсов времени 46. Элемент 80 И открывается высоким потенциалом триггера 63 модуля 3 в момент начала имитации первого входного сообщения от исполняемых параллельных программ.The signal for receiving the next codogram from the input 87 of module 2 is fed to the synchronizing input of the comparator 79, which compares the readings of the counter 76 and the register 78 from this signal. The counting input of the counter 76 through the And 80 element and the input 86 of the module 2 is connected through the output 58 of the module 1 to the pulse sensor time 46. Element 80 And opens with the high potential of trigger 63 of module 3 at the time of the start of simulation of the first input message from executable parallel programs.

Следовательно, счетчик 76 модуля 2 измеряет интервал времени, который система затрачивает на обработку имитируемых входных сообщений путем подсчета импульсов времени, укладывающихся в интервал от момента начала поступления имитируемого входного сообщения на вход системы до получения сигнала об окончании его обработки. С выхода 89 модуля 2 показания счетчика 79 выдаются на выход 24.Therefore, the counter 76 of module 2 measures the time interval that the system spends on processing simulated input messages by counting time pulses that fall in the interval from the moment the simulated input message arrives at the system input until a signal is received about the end of its processing. From the output 89 of module 2, the readings of the counter 79 are output 24.

Перед началом запуска системы в регистре 78 устанавливается задаваемое значение временного интервала, в течение которого имитируемая входная кодограмма должна быть обработана средствами системы, работа которых также имитируется в реальном масштабе времени.Before starting the system, the set value of the time interval is set in the register 78, during which the simulated input codogram must be processed by the means of the system, the operation of which is also simulated in real time.

По синхронизирующему импульсу с входа 87 модуля 2 компаратор 79 сравнивает входные коды, и, если значение измеренного временного периода в счетчике 76 меньше или равно заданному значению регистра 78, то на первом выходе компаратора 79 формируется импульс, который, во-первых, через элемент 81 ИЛИ поступает на установочный вход счетчика 76 и сбрасывает его в исходное состояние.According to the synchronizing pulse from the input 87 of module 2, the comparator 79 compares the input codes, and if the value of the measured time period in the counter 76 is less than or equal to the set value of the register 78, then a pulse is generated at the first output of the comparator 79, which, firstly, through the element 81 OR goes to the installation input of the counter 76 and resets it to its original state.

Во-вторых, этот же импульс проходит через элемент 82 ИЛИ на выход 92 модуля 2 и далее через вход 68 модуля 3 поступает на установочный вход триггера 63, устанавливая его в исходное состояние, возвращаясь в которое триггер 63 высоким потенциалом с инверсного выхода открывает элемент 64 И, разрешая прохождение очередного тактового импульса с входа 67 на счетный вход счетчика 62. Счетчик 62 формирует очередной адрес считывания имитируемой входной кодограммы и дальнейшая работа системы продолжается описанным выше образом.Secondly, the same pulse passes through the element 82 OR to the output 92 of the module 2 and then through the input 68 of the module 3 it goes to the installation input of the trigger 63, setting it to its original state, returning to which the trigger 63 with a high potential from the inverse output opens the element 64 And, allowing the passage of the next clock pulse from the input 67 to the counting input of the counter 62. The counter 62 generates the next read address of the simulated input codegram and the further operation of the system continues as described above.

Если же в результате сравнения входных кодов компаратор 79 зафиксирует факт превышения времени обработки входных сообщений в счетчике 76, то сформированный импульс с его другого выхода поступает на счетный вход счетчика 77, формирующего адрес записи содержания входного сообщения, время обработки которого не уложилась в заданные пределы. Код адреса записи с выхода счетчика 77 выдается на адресный 26 выход. Параллельно с этим, синхронизирующий импульс со второго выхода компаратора 79 задерживается элементом 83 на время формирования адреса записи, и с выхода 91 через выход 28 поступает на вход четвертого канала прерывания сервера базы данных.If, as a result of comparing the input codes, the comparator 79 records the fact that the processing time of the input messages in the counter 76 is exceeded, then the generated pulse from its other output goes to the counter input of the counter 77, which forms the recording address of the content of the input message, the processing time of which did not fit into the specified limits. The write address code from the output of the counter 77 is issued to the address 26 output. In parallel with this, the synchronizing pulse from the second output of the comparator 79 is delayed by the element 83 for the duration of the recording address formation, and from the output 91 through the output 28 it enters the fourth channel of the database server interrupt.

По этому сигналу сервер базы данных переходит на подпрограмму записи показаний счетчика 76 модуля 2 с выхода 24 и показаний регистра 61 модуля 3 с выхода 21 по адресу, сформированному на выходе 26 стенда, документируя, тем самым, факт появления сбоя в работе системы.By this signal, the database server goes to the subroutine for recording the readings of the counter 76 of module 2 from output 24 and the readings of the register 61 of module 3 from output 21 to the address generated at the output 26 of the stand, thereby documenting the occurrence of a malfunction of the system.

Описанный процесс продолжается до тех пор, пока компаратор 140 модуля 6 не зафиксирует факт равенства числа записей счетчика 142 числу операций, хранящемуся в регистре 144.The described process continues until the comparator 140 of module 6 fixes the fact that the number of counter entries 142 is equal to the number of operations stored in the register 144.

В этот момент времени на выходе 156 компаратора 140 формируется сигнал, свидетельствующий о том, что все записи из входного сообщения от соответствующей программы занесены в соответствующие ячейки памяти, закрепленные за соответствующими операциями программ. Импульс с выхода 156 компаратора 140, во-первых, через выход 152 модуля 6 поступает на вход 112 модуля 4 и далее на установочный вход триггера 98 , устанавливая его в исходное состояние, при котором высокий потенциал с инверсного выхода триггера 98 открывает элемент 104 И, и подготавливает цепь прохождения синхронизирующего импульса с входа 111 через элемент 103 И.At this point in time, a signal is generated at the output 156 of the comparator 140, indicating that all entries from the input message from the corresponding program are entered in the corresponding memory cells assigned to the corresponding program operations. The pulse from the output 156 of the comparator 140, firstly, through the output 152 of the module 6 is fed to the input 112 of the module 4 and then to the installation input of the trigger 98, setting it to its original state, in which the high potential from the inverse output of the trigger 98 opens the element 104 And, and prepares the passage of the synchronizing pulse from the input 111 through the element 103 I.

Во-вторых, импульс с выхода 156 компаратора поступает на на счетный вход счетчика 143, подсчитывающего число параллельных программ приславших свои сообщения.Secondly, the pulse from the output 156 of the comparator is fed to the counting input of the counter 143, counting the number of parallel programs that sent their messages.

В данном случае, счетчик 143 зафиксирует факт приема сообщения от первой программы. В регистре же 145 постоянно хранится число параллельных программ, которые должны прислать свои сообщения об итогах исполнения.In this case, the counter 143 will record the fact of receiving a message from the first program. In the register 145, the number of parallel programs that must send their messages about the results of execution is constantly stored.

Кроме того, синхронизирующий импульс с выхода 156 задерживается элементом 148 задержки на время срабатывания счетчика 143, и затем поступает на синхронизирующий вход компаратора 141, который сравнивает показания счетчика 143 и регистра 145.In addition, the synchronizing pulse from the output 156 is delayed by the delay element 148 for the response time of the counter 143, and then is supplied to the synchronizing input of the comparator 141, which compares the readings of the counter 143 and the register 145.

Учитывая то обстоятельство, что счетчик 143 зафиксировал только одну параллельную программу, приславшую свои результаты, то его показания к этому моменту времени будут меньше общего числа параллельных программ, зафиксированных в регистре 145.Given the fact that counter 143 recorded only one parallel program that sent its results, then its readings at this point in time will be less than the total number of parallel programs recorded in register 145.

В результате этого на первом выходе компаратора 141 формируется сигнал начала имитации входных данных очередной параллельной программы, который через элемент 139 ИЛИ выдается на выход 151 модуля 6 и далее поступает на вход 87 модуля 2.As a result of this, at the first output of the comparator 141, a signal is generated to start simulating the input data of the next parallel program, which is transmitted through the OR element 139 to the output 151 of module 6 and then goes to the input 87 of module 2.

Прием имитируемых сообщений от параллельных программ и их обработка описанным выше образом продолжается до тех пор, пока компаратор 141 модуля 6 не зафиксирует факт равенства показаний счетчика 143 и регистра 145, формированием импульса на выходе 153.The reception of simulated messages from parallel programs and their processing as described above continues until the comparator 141 of module 6 fixes the fact that the readings of the counter 143 and the register 145 are equal, by the formation of a pulse at the output 153.

Появление этого импульса свидетельствует о том, что сообщения всех параллельных программ документированы, а временные показатели выполнения каждой из операций, просуммировано, записано в выделенные ячейки памяти, закрепленные за соответствующими программами, и готово к выдаче на табло отображения и печать.The appearance of this impulse indicates that the messages of all parallel programs are documented, and the time indicators of each of the operations are summed, recorded in the allocated memory cells assigned to the corresponding programs, and is ready for display and printing on the display board.

С этой целью, импульс с выхода 153 модуля 6 поступает на вход 180 модуля 7, где проходит элемент 178 ИЛИ и затем поступает на счетный вход счетчика 175, который фиксирует факт считывания и выдачи итоговых данных. В данном случае счетчик 175 зафиксировал первую единицу и его показания поступают на вход дешифратора 190. В регистр 176 модуля 7 занесено число параллельных программ.To this end, the pulse from the output 153 of the module 6 is fed to the input 180 of the module 7, where the OR element 178 passes and then fed to the counting input of the counter 175, which records the fact of reading and issuing the final data. In this case, the counter 175 recorded the first unit and its readings are sent to the input of the decoder 190. The number of parallel programs is entered in the register 176 of module 7.

Кроме того, импульс с выхода элемента 178 ИЛИ задерживается элементом 179 на время срабатывания счетчика 175 и поступает на синхронизирующий вход компаратора 177, который по синхронизирующему сигналу сравнивает показания счетчика 175 и регистра 176.In addition, the pulse from the output of the OR element 178 is delayed by the element 179 for the response time of the counter 175 and is supplied to the synchronizing input of the comparator 177, which compares the readings of the counter 175 and the register 176 by the synchronizing signal.

Учитывая то обстоятельство, что счетчик 175 зафиксировал только одну программу, результаты исполнения которой подлежат выдаче, то его показания к этому моменту времени будут меньше общего числа программ, зафиксированных в регистре 176.Considering the fact that the counter 175 recorded only one program, the execution results of which are to be issued, its readings at this point in time will be less than the total number of programs recorded in the register 176.

В результате этого на выходе компаратора 177 формируется сигнал начала выдачи итоговых данных выполнения первой программы, который поступает на опрос состояния элементов 193-195 И. Состояние указанных элементов определяется дешифратором 190, который расшифровывает входной код и открывает соответствующий элемент 193- 194 И. Допустим, что таким элементом является элемент 195 И.As a result of this, at the output of the comparator 177, a signal is generated to start issuing the final execution data of the first program, which is sent to the polling of the state of the elements 193-195 I. The state of these elements is determined by the decoder 190, which decrypts the input code and opens the corresponding element 193-194 I. Suppose that such an element is element 195 I.

Синхронизирующий импульс, во-первых, проходит элемент 195 И, и поступает на вход считывания фиксированной ячейки памяти постоянного запоминающего устройства 191, где хранится адрес ячейки памяти в базе данных сервера, закрепленной за первой из параллельных программ, и считывает его на вход регистра 192. Кроме того, тот же импульс задерживается элементом 196 на время считывания содержимого фиксированной ячейки ПЗУ, и поступает на синхронизирующий вход регистра 192, фиксируя в нем адрес ячейки памяти, закрепленной за первой программой. Код с выхода регистра 192 через выход 201 модуля 7 выдается на вход 132 модуля 8 и далее поступает на одни входы элементов 124 И группы.First, a synchronizing pulse passes through the element 195 AND, and is fed to the read input of a fixed memory cell of the permanent storage device 191, where the address of the memory cell is stored in the server database assigned to the first of the parallel programs, and reads it to the input of the register 192. In addition, the same pulse is delayed by element 196 for the duration of reading the contents of a fixed ROM cell, and arrives at the synchronizing input of register 192, fixing the address of the memory cell assigned to the first program in it. The code from the output of the register 192 through the output 201 of the module 7 is issued to the input 132 of the module 8 and then goes to one of the inputs of the elements 124 And groups.

Параллельно с этим, импульс с выхода элемента 196 задерживается элементом 197 на время занесения адреса ячейки памяти в регистр 192, и далее с выхода 200 через вход 134 модуля 8 выдается на единичный вход триггера 121, устанавливая его в единичное состояние, при котором элементы 124 И группы и элемент 129 И будут открыты, а элементы 122, 123 И групп - закрыты.In parallel with this, the pulse from the output of element 196 is delayed by element 197 for the time the memory cell address is entered into register 192, and then from output 200 it is output to the trigger input 121 via input 134 of module 8, setting it to a single state, in which elements 124 AND groups and element 129 And will be open, and elements 122, 123 And of groups will be closed.

Одновременно с этим процессом, синхронизирующий импульс с входа 134 задерживается элементом 127 на время срабатывания триггера 121 и выдачи кода адреса ячейки памяти, закрепленной за первой программой, на адресный выход 25 через элементы 124 И группы и элементы 125 ИЛИ группы, а затем через выход 27 системы выдается на вход третьего канала прерывания сервера (на чертеже не показан).Simultaneously with this process, the synchronizing pulse from input 134 is delayed by element 127 for the duration of trigger 121 and the issuance of the address code of the memory cell assigned to the first program to address output 25 through elements 124 AND groups and elements 125 OR groups, and then through output 27 the system is issued to the input of the third channel of the server interrupt (not shown in the drawing).

По этому сигналу сервер переходит на подпрограмму считывания содержания ячейки памяти, закрепленной за первой программой, в которой хранятся итоговые показатели исполнения, и выдачи этих показателей на табло отображения и печать (на чертеже не показано).By this signal, the server switches to a subroutine for reading the contents of the memory cell assigned to the first program, in which the final performance indicators are stored, and issuing these indicators on the display panel and print (not shown in the drawing).

Кроме того, этот же импульс выдачи с выхода элемента 127 задерживается элементом 128 на время выполнения программы считывания итоговых данных и выдачи их на табло отображения и печать, и затем с выхода 136 модуля 8 поступает на вход 181 модуля 7, где проходит элемент 178 ИЛИ и затем вновь поступает на счетный вход счетчика 175, увеличивая его показания на единицу. Новые показания счетчика 175 поступают на вход дешифратора 190. В регистре же 176 модуля 7 по-прежнему находится число параллельно исполняемых программ.In addition, the same output pulse from the output of element 127 is delayed by element 128 for the duration of the program for reading the final data and issuing them to the display and printing board, and then from the output 136 of module 8 it enters the input 181 of module 7, where OR element 178 passes and then it goes back to the counting input of the counter 175, increasing its readings by one. The new counter 175 reads the input to the decoder 190. The register 176 of module 7 still contains the number of parallel programs.

Кроме того, импульс с выхода элемента 178 ИЛИ задерживается элементом 175 на время срабатывания счетчика 175 и вновь поступает на синхронизирующий вход компаратора 177, который по синхронизирующему сигналу сравнивает показания счетчика 175 и регистра 176.In addition, the pulse from the output of the OR element 178 is delayed by the element 175 for the duration of the counter 175 operation and again goes to the synchronizing input of the comparator 177, which compares the readings of the counter 175 and the register 176 by the synchronizing signal.

Учитывая то обстоятельство, что счетчик 175 зафиксировал теперь уже вторую программу, результаты исполнения которой подлежат выдаче, то его показания к этому моменту времени будут меньше общего числа программ, зафиксированного в регистре 176.Given the fact that the counter 175 has now recorded the second program, the results of which are to be issued, its readings at this point in time will be less than the total number of programs recorded in the register 176.

В результате этого на выходе компаратора 177 формируется сигнал начала выдачи итоговых данных исполнения очередной программы, который поступает на опрос состояния элементов 193-195 И. Состояние указанных элементов определяется дешифратором 190, который расшифровывает поступивший код и открывает соответствующий элемент 193-195 И. Допустим, что таким элементом теперь является элемент 193 И.As a result of this, at the output of the comparator 177, a signal is generated to start issuing the final execution data of the next program, which is sent to the polling of the state of elements 193-195 I. The state of these elements is determined by the decoder 190, which decrypts the incoming code and opens the corresponding element 193-195 I. Suppose that such an element is now element 193 I.

Синхронизирующий импульс, во-первых, проходит элемент 193 И, и поступает на вход считывания фиксированной ячейки постоянного запоминающего устройства 191, где хранится адрес ячейки памяти в базе данных сервера, закрепленной за очередной программой, и считывает его на вход регистра 192.First, the synchronizing pulse passes through the element 193 AND, and is fed to the read input of a fixed cell of the permanent storage device 191, where the address of the memory cell is stored in the server database assigned to the next program, and reads it to the input of the register 192.

Кроме того, тот же импульс задерживается элементом 196 на время считывания содержимого фиксированной ячейки ПЗУ, и поступает на синхронизирующий вход регистра 192, фиксируя в нем адрес ячейки памяти, закрепленной за очередной программой. Код с выхода регистра 192 через выход 201 модуля 7 выдается на вход 132 модуля 8 и далее проступает на одни входы элементов 124 И группы.In addition, the same pulse is delayed by element 196 for the duration of reading the contents of a fixed ROM cell, and arrives at the synchronizing input of register 192, fixing the address of the memory cell assigned to the next program in it. The code from the output of the register 192 through the output 201 of the module 7 is issued to the input 132 of the module 8 and then appears on one of the inputs of the elements 124 And groups.

Параллельно с этим, импульс с выхода элемента 196 задерживается элементом 197 на время занесения адреса ячейки памяти в регистр 192, и далее с выхода 200 модуля 7 через вход 134 модуля 8 выдается на единичный вход триггера 121, подтверждая его единичное состояние, при котором элементы 124 И группы и элемент 129 И будут открыты, а элементы 122, 123 И групп - закрыты.In parallel with this, the pulse from the output of element 196 is delayed by element 197 for the time the memory address is entered in register 192, and then from the output 200 of module 7, through input 134 of module 8, it is output to a single input of trigger 121, confirming its single state, in which elements 124 Both groups and element 129 And will be open, and elements 122, 123 And of groups will be closed.

Одновременно с этим процессом, синхронизирующий импульс с входа 134 задерживается элементом 127 на время срабатывания триггера 121 и выдачи кода адреса ячейки памяти, закрепленной за очередной программой, на адресный вход 25 системы через элементы 124 И группы и элементы 125 ИЛИ группы, а затем через выход 27 системы вновь поступает на вход четвертого канала прерывания сервера (на чертеже не показан).Simultaneously with this process, the synchronizing pulse from input 134 is delayed by element 127 for the duration of trigger 121 and the issuance of the code of the address of the memory cell assigned to the next program to the address input 25 of the system through elements 124 AND groups and elements 125 OR groups, and then through the output 27 of the system again goes to the input of the fourth channel of the server interrupt (not shown in the drawing).

По этому сигналу сервер вновь переходит на подпрограмму считывания содержимого ячейки памяти, закрепленной за очередной программой, в которой хранятся итоговые показатели ее исполнения, на табло отображения и печать (на чертеже не показано).By this signal, the server again switches to the subroutine for reading the contents of the memory cell assigned to the next program, which stores the final performance indicators, on the display panel and print (not shown in the drawing).

Кроме того, этот же импульс выдачи данных с выхода элемента 127 задерживается элементом 128 на время выполнения программы считывания итоговых данных и выдачи их на табло отображения и печать, и затем с выхода 136 модуля 8 вновь поступает на вход 181 модуля 7.In addition, the same data output pulse from the output of element 127 is delayed by element 128 for the duration of the program for reading the final data and outputting them to the display and printing boards, and then from the output 136 of module 8 is again fed to the input 181 of module 7.

Этот процесс продолжается до тех пор, пока показания счетчика 175 не станут равными показаниям регистра 176. Этот момент будет зафиксирован компаратором 177 путем выдачи импульса на выход 199, с которого данный синхронизирующий импульс, во-первых, выдается на выход 31 системы в качестве сигнала окончания выдачи итоговых данных, а, во-вторых, он поступает на установочный вход триггера 121 и возвращает его в исходное состояние.This process continues until the readings of the counter 175 become equal to the readings of the register 176. This moment will be fixed by the comparator 177 by issuing a pulse to output 199, from which this synchronizing pulse is firstly output to the system output 31 as an end signal the output of the final data, and, secondly, it goes to the installation input of the trigger 121 and returns it to its original state.

Таким образом, введение новых модулей и новых конструктивных связей позволило существенно упростить систему путем локализации адресов записей параллельных программ по идентификаторам имитируемых сообщений и формирования нарастающего итога результатов обработки программ в реальном масштабе времени.Thus, the introduction of new modules and new constructive connections made it possible to significantly simplify the system by localizing the addresses of records of parallel programs by identifiers of simulated messages and forming a cumulative result of the results of processing programs in real time.

Источники информации, принятые во внимание при составлении описания заявки:Sources of information taken into account when drawing up the description of the application:

1. Патент РФ № 2417405, 08.06.2009 г.1. RF patent No. 2417405, 06/08/2009

2. Патент РФ № 2280272, 01.08.2002 г. (прототип).2. RF patent No. 2280272, 08/01/2002 (prototype).

Claims

A parallel program error detection system containing a module for setting parameters for evaluating the execution of parallel programs, the information and synchronizing inputs of which are the first information and synchronizing inputs of the system, and the control input of the module for setting parameters for evaluating the execution of parallel programs is a control input for the system, while the information input of the parameter setting module evaluation of the execution of parallel programs is designed to receive parameters for evaluating the execution of parallel programs amm, and the synchronizing input of the module for setting parameters for evaluating the execution of parallel programs is designed to receive synchronizing signals for entering parameters for evaluating the execution of parallel programs in the module for setting parameters for evaluating the execution of parallel programs, the module for determining the quantitative characteristics of errors, the information and synchronizing inputs of which are the second information and synchronizing inputs of the system while the information input of the module for determining quantitative characteristics of assigned to receive server database records, and the clock input of the error quantification module is designed to receive synchronization signals of entering the server database records into the error quantification module, the information output of the error quantification module is the second information output of the system, the process simulation module execution of parallel programs, the synchronizing input of which is connected to the synchronization the output of the module for setting parameters for evaluating the execution of parallel programs, and the first and second information outputs of the module for simulating the execution of parallel programs are the first and second information outputs of the system, designed to provide the number of simulated messages and their contents to the first information input of the database server, respectively, the module database management, the address output of which is the address output of the system, and one synchronizing output of the control module I database is the first synchronizing output of the system, characterized in that the system contains a module for fixing errors of parallel programs, the clock input of which is connected to the clocking output of the module for setting parameters for evaluating the execution of parallel programs, the control input of the module for fixing errors in parallel programs is connected to the control output of the simulation module execution processes of parallel programs, the information output of the error fixing module of parallel programs is the fourth the system’s information output, the address output of the parallel error-fixing module is the second system output, one synchronizing output of the parallel-error-fixing module is the second system synchronizing output, and the other synchronizing output of the parallel-error-fixing module is connected to the installation input of the module for simulating parallel execution processes programs, data flow identification module of parallel programs, one information input to which is connected to the third information output of the module for simulating the processes of execution of parallel programs, the other information input of the module for identifying the data flows of parallel programs is connected to the fourth information output of the module for simulating the processes of parallel programs, and the synchronizing input of the module for identifying the data flows of parallel programs is connected to the synchronizing output of the module simulation modeling of parallel execution processes gram, wherein one information output of the parallel program data stream identification module is connected to the first information input of the database control module, the information output of the parallel program data stream identification module is connected to the second information input of the database control module, one clock output of the parallel program data stream identification module is the third synchronizing output of the system, and the other synchronizing output of the data stream identification module of parallel programs connected to the first synchronizing input of the database management module, an error processing cycle selection module, the input of which is connected to the second system synchronizing input, the first output of the error processing cycle selection module is connected to the second synchronizing input of the error quantification module, the other information input of which is connected with the fifth information output of the module for simulation of processes of execution of parallel programs, the second output of the module with The selection of data processing cycles is the fourth synchronizing output of the system connected to the synchronizing input of the module for fixing parameters of parallel programs, and the third output of the module for selecting cycles of data processing is connected to the installation input of the module for identifying data streams of parallel programs, and the module for selecting intervals for receiving simulated messages, one synchronizing input which is connected to the fourth output of the data processing cycle selection module, another synchronizing input of the inter selection module of the reception channels of simulated messages is connected to the second synchronizing output of the database management module, while the information output of the selection module of intervals for receiving simulated messages is connected to the third information input of the database management module, the synchronizing output of the selection module of intervals for receiving simulated messages is connected to the second synchronizing input of the database management module data, and the signal output of the module for selecting intervals of reception of simulated messages is a signal output system.