RU131542U1 - Коммутационный элемент для параллельных коммутационных систем - Google Patents
Коммутационный элемент для параллельных коммутационных систем Download PDFInfo
- Publication number
- RU131542U1 RU131542U1 RU2012118530/08U RU2012118530U RU131542U1 RU 131542 U1 RU131542 U1 RU 131542U1 RU 2012118530/08 U RU2012118530/08 U RU 2012118530/08U RU 2012118530 U RU2012118530 U RU 2012118530U RU 131542 U1 RU131542 U1 RU 131542U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- trigger
- signal
- control device
- Prior art date
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Коммутационный элемент для параллельных коммутационных систем, состоящий из элемента сравнения по модулю два, первого триггера, второго двухвходового элемента И, отличающийся тем, что в него дополнительно введены элемент НЕ, устройство управления, первый двухвходовый элемент И, двухвходовый элемент ИЛИ, второй триггер, третий двухвходовый элемент И, причем входная линия подачи пакета данных подключена к первому входу элемента сравнения по модулю два и первому входу третьего двухвходового элемента И, выход третьего двухвходового элемента И подключен к выходной линии данных, выход элемента сравнения по модулю два соединен с входом сброса первого триггера, прямой выход первого триггера соединен с вторым входом второго двухвходового элемента И и с вторым входом первого двухвходового элемента И, входная линия подачи идентификатора выхода подключена к второму входу элемента сравнения по модулю два, входная линия установки коммутационного элемента в исходное состояние подключена к входу установки первого триггера, входу сигнала начальной установки устройства управления и к входу сброса второго триггера, входная линия подачи сигнала блокировки от предыдущего элемента коммутации столбца матрицы подключена к входу элемента НЕ и второму входу двухвходового элемента ИЛИ, входная линия подачи сигнала разрешения проверки идентификаторов подключена к входу разрешения проверки идентификаторов устройства управления, входная линия подачи сигнала синхронизации подключена к входу синхронизации устройства управления, выход подачи сигнала разрешения установления соединения устройства управления подключен к в
Description
Полезная модель относится к вычислительной технике и технике связи и может быть использована для коммутации цифровых сигналов в вычислительных и телекоммуникационных устройствах или системах.
Прототипом предлагаемого устройства является коммутационный элемент, входящий в состав матричного коммутатора с параллельной настройкой (А.с. СССР №1441471), состоящий из элемента сравнения по модулю два, элемента И, и триггера. Однако данный коммутационный элемент способен работать только в разовом режиме коммутации, когда весь список одновременно устанавливаемых соединений известен заранее и не способен осуществлять коммутацию в одиночном и пачечном режимах (подробнее о режимах коммутации см. Дудко, А.Л. Неблокирующие коммутационные схемы / Дудко А.Л.. - М.: ВЦ АН СССР, 1990. - 59 с.: ил., стр.7-9)
Известна также ячейка коммутации для многокаскадных коммутирующих систем (Пат. РФ №73568), состоящая из двух триггеров, двухвходового элемента И, элемента «Сравнение по модулю 2», двух элементов ИЛИ, и двух элементов И. Однако данная ячейка коммутации не может работать в пачечном режиме коммутации, поскольку не осуществляет функцию блокировки столбца матрицы ячеек коммутации при установлении через нее соединения, что может приводить к ситуации, когда к уже занятому выходу системы вновь производится попытка установления соединения.
Технической задачей является реализация пачечного режима коммутации с возможностью блокировки столбца матрицы ячеек коммутации при установлении через коммутационный элемент соединения. Это необходимо для параллельной коммутации соответствующих выходов и входов у коммутатора в пачечном режиме коммутации.
Технический результат: расширение функциональных возможностей коммутационного элемента для параллельных коммутационных систем за счет реализация пачечного режима коммутации с возможностью блокировки столбца матрицы ячеек коммутации при установлении через коммутационный элемент соединения. Он достигается тем, что коммутационный элемент для параллельных коммутационных систем состоит элемента сравнения по модулю два, элемента НЕ, устройства управления, первого триггера, первого двухвходового элемента И, второго двухвходового элемента И, двухвходового элемента ИЛИ, второго триггера, третьего двухвходового элемента И. Причем входная линия подачи пакета данных подключена к первому входу элемента сравнения по модулю два и первому входу третьего двухвходового элемента И, выход третьего двухвходового элемента И подключен к выходной линии данных, выход элемента сравнения по модулю два соединен с входом сброса первого триггера, прямой выход первого триггера соединен с вторым входом второго двухвходового элемента И и с вторым входом первого двухвходового элемента И. Входная линия подачи идентификатора выхода подключена к второму входу элемента сравнения по модулю два. Входная линия установки коммутационного элемента в исходное состояние подключена к входу установки первого триггера, входу сигнала начальной установки устройства управления и к входу сброса второго триггера. Входная линия подачи сигнала блокировки от предыдущего элемента коммутации столбца матрицы подключена к входу элемента НЕ и второму входу двухвходового элемента ИЛИ. Входная линия подачи сигнала разрешения проверки идентификаторов подключена к входу разрешения проверки идентификаторов устройства управления. Входная линия подачи сигнала синхронизации подключена к входу синхронизации устройства управления, выход подачи сигнала разрешения установления соединения устройства управления подключен к входу установки второго триггера прямой выход второго триггера подключен к второму входу третьего двухвходового элемента И, инверсный выход элемента НЕ соединен с первым входом первого двухвходового элемента И, выход первого двухвходового элемента И соединен с первым входом двухвходового элемента ИЛИ и входом проверки допустимости установления соединения устройства управления, выход двухвходового элемента ИЛИ подключен к выходной линии сигнала блокировки для следующего элемента коммутации столбца матрицы, первый вход второго двухвходового элемента И соединен с выходом подачи сигнала разрешения сравнения идентификаторов устройства управления, выход второго двухвходового элемента И соединен с входом сигнала совпадения идентификаторов устройства управления.
Предлагаемое устройство представлено на фиг.1.
Коммутационный элемент для параллельных коммутационных систем состоит из элемента сравнения по модулю два 1, элемента НЕ 2, устройства управления 3, первого триггера 4, первого двухвходового элемента И 5, второго двухвходового элемента И 6, двухвходового элемента ИЛИ 7, второго триггера 8, третьего двухвходового элемента И 9, причем входная линия 10 подачи пакета данных подключена к первому входу 18 элемента сравнения по модулю два 1 и первому входу 30 третьего двухвходового элемента И 9, выход 32 третьего двухвходового элемента И 9 подключен к выходной линии данных 16, выход 20 элемента сравнения по модулю два 1 соединен с входом R 21 сброса первого триггера 4, прямой выход Q 23 первого триггера 4 соединен с вторым входом 25 второго двухвходового элемента Ибис вторым входом 36 первого двухвходового элемента И 5, входная линия 11 подачи идентификатора выхода подключена к второму входу 19 элемента сравнения по модулю два 1, входная линия 12 установки коммутационного элемента в исходное состояние подключена к входу S 22 установки первого триггера 4, входу сигнала начальной установки 42 устройства управления 3 и к входу R 28 сброса второго триггера 8, входная линия 13 подачи сигнала блокировки от предыдущего элемента коммутации столбца матрицы подключена к входу 33 элемента НЕ 2 и второму входу 39 двухвходового элемента ИЛИ 7, входная линия 14 подачи сигнала разрешения проверки идентификаторов подключена к входу 44 разрешения проверки идентификаторов устройства управления 3, входная линия 15 подачи сигнала синхронизации подключена к входу 45 синхронизации устройства управления 3, выход 47 подачи сигнала разрешения установления соединения устройства управления 3 подключен к входу S 27 установки второго триггера 8, прямой выход Q 29 второго триггера 8 подключен к второму входу 31 третьего двухвходового элемента И 9, инверсный выход 34 элемента НЕ 2 соединен с первым входом 35 первого двухвходового элемента И 5, выход 37 первого двухвходового элемента И 5 соединен с первым входом 38 двухвходового элемента ИЛИ 7 и входом 43 проверки допустимости установления соединения устройства управления 3, выход 40 двухвходового элемента ИЛИ 7 подключен к выходной линии 17 сигнала блокировки для следующего элемента коммутации столбца матрицы, первый вход 24 второго двухвходового элемента И 6 соединен с выходом 46 подачи сигнала разрешения сравнения идентификаторов устройства управления 3, выход 26 второго двухвходового элемента И 6 соединен с входом 41 сигнала совпадения идентификаторов устройства управления 3.
Поскольку пачечный режим является универсальным, так как в случае, если в пачку входит весь список соединений, то имеет место разовый режим коммутации, а если в пачку входит одно соединение, то одиночный режим.
Все коммутационные элементы объединены в матрицу коммутации, элементы, расположенные вертикально в столбцах, соединены своими выходами 16 с выходом матрицы. Кроме того, для функционирования системы разрешения конфликта, каждый вход 13 каждого следующего коммутационного элемента в столбце соединен с выходом 17 каждого предыдущего коммутационного элемента. Все коммутационные элементы, расположенные горизонтально в строках, соединены своими входами 10 с входом коммутационной матрицы. Другие входы и выходы коммутационных элементов могут иметь различные соединения в зависимости от построения матрицы коммутации.
Коммутационный элемент для параллельных коммутационных систем имеет следующий алгоритм функционирования в пачечном режиме.
Работа устройства начинается с подачи сигнала высокого логического уровня на входную линию 12 установки коммутационного элемента в исходное состояние. Этот сигнал поступая на вход S 22 установки первого триггера 4 устанавливает на его прямом выходе Q 23 сигнал высокого логического уровня, который в свою очередь поступает на второй вход 25 второго двухвходового элемента И 6. Кроме того, сигнал высокого логического уровня, поданный на входную линию 12 установки коммутационного элемента в исходное состояние, поступая вход R 28 сброса второго триггера 8 устанавливает на его прямом выходе Q 29 сигнал низкого логического уровня, а также, поступая на вход сигнала начальной установки 42 устройства управления 3, переводит его в исходное состояние, то есть в состояние готовности к установлению соединения.
Затем на входную линию 10 подачи пакета данных побитно подается пакет данных, начиная с идентификатора выхода матрицы коммутационных элементов, к которому необходимо установить соединение, и одновременно с ним на входную линию 11 подачи идентификатора выхода, побитно подается идентификатор выхода, к которому подключены все коммутационные элементы матрицы коммутационных элементов. Эти идентификаторы поступают на первый вход 18 и второй вход 19 элемента сравнения по модулю два 1. В случае несовпадения хотя бы одного бита в сравниваемых идентификаторах, с выхода 20 элемента сравнения по модулю два 1, подается сигнал высокого логического уровня на вход R 21 сброса первого триггера 4. Этот сигнал устанавливает на прямом выходе Q 23 первого триггера 4 низкий логический уровень, который подается на второй вход 25 второго двухвходового элемента И 6. По окончании передачи идентификаторов на входную линию 14 подачи сигнала разрешения проверки идентификаторов и вход 44 разрешения проверки идентификаторов устройства управления 3, подается сигнал, означающий конец передачи идентификаторов и подготавливающий устройство управление 3 к проверке и сравнению идентификаторов. После окончания передачи и сравнения идентификаторов на элементе сравнения по модулю два 1, устройство управления 3, подает с выхода подачи сигнала разрешения сравнения идентификаторов 46 на первый вход 24 второго двухвходового элемента И 6 сигнал высокого логического уровня. Если идентификаторы совпали, то на прямом выходе Q 23 первого триггера 4, на втором входе 25 второго двухвходового элемента И 6 (и первом входе 24 второго двухвходового элемента И 6) установится сигнал высокого логического уровня.
Тогда на выходе 26 второго двухвходового элемента И 6 также установится сигнал высокого логического уровня, который подается на вход сигнала совпадения идентификаторов 41 устройства управления 3. Это означает, что коммутационный элемент может пытаться установить соединение.
В случае же, если идентификаторы не совпали, на прямом выходе Q 23 первого триггера 4 и втором входе 25 второго двухвходового элемента И 6 будет установлен сигнал низкого логического уровня, и на выходе 26 второго двухвходового элемента И 6 также будет установлен сигнал низкого логического уровня, который подается на вход сигнала совпадения идентификаторов 41 устройства управления 3 и означает, что соединение не может быть установлено, и коммутационный элемент соединение не устанавливает.
В случае, если идентификаторы совпали и на запрос устройства управления 3, поданный с выхода подачи сигнала разрешения сравнения идентификаторов 46 на вход сигнала совпадения идентификаторов 41 устройства управления 3, пришел сигнал высокого логического уровня, то начинается следующая фаза установления соединения - проверка и разрешение конфликтов. Конфликт возникает если на два или более входов столбца матрицы коммутационных элементов на входные линии 10 подачи пакетов данных коммутационных элементов пришли пакеты с одинаковыми идентификаторами, то есть делается попытка с двух входов установить соединение к одному выходу, а это недопустимо. Для разрешения этого конфликта служат элемент НЕ 2, первый двухвходовой элемент И 5, двухвходовой элемент ИЛИ 7. Коммутационные элементы в столбце соединены так, что выходная линия 17 сигнала блокировки для следующего элемента коммутации столбца матрицы коммутационных элементов каждого предыдущего коммутационного элемента соединена с входной линией 13 подачи сигнала блокировки от предыдущего элемента коммутации столбца матрицы коммутационных элементов каждого следующего.
В случае, если на входной линии 13 подачи сигнала блокировки от предыдущего элемента коммутации столбца матрицы коммутационных элементов установлен сигнал низкого логического уровня, то он подается на второй вход 39 двухвходового элемента ИЛИ 7, вход 33 элемента НЕ 2, и на инверсном выходе 34 элемента НЕ 2 устанавливается сигнал высокого логического уровня, который поступает на первый вход 35 первого двухвходового элемента И 5. Одновременно сигнал высокого логического уровня с прямого выхода Q 23 первого триггера 4 поступает на второй вход 36 первого двухвходового элемента И 5, с выхода 37 которого, он -подается на первый вход 38 двухвходового элемента ИЛИ 7, с выхода 40 которого, он подается на выходную линию 17 сигнала блокировки для следующего элемента коммутации столбца матрицы коммутационных элементов. Одновременно сигнал высокого логического уровня с выхода 37 первого двухвходового элемента И 5 поступает на вход 43 проверки допустимости установления соединения. Для устройства управления 3 это означает, что может быть установлено соединение, и устройство управления 3 подает на выход подачи сигнала разрешения установления соединения 47 сигнал высокого логического уровня, который поступая на вход S 27 установки второго триггера 8, устанавливает на его прямом выходе Q 29 высокий логический уровень. Прямой выход Q 29 второго триггера 8 соединен с вторым входом 31 третьего двухвходового элемента И 9, что делает возможным передачу данных через него на выходную линию данных 16 коммутационного элемента. Передача данных продолжается до момента подачи сигнала высокого логического уровня на входную линию 12 установки коммутационного элемента в исходное состояние, на вход S 22 установки первого триггера 4, вход R 28 сброса второго триггера 8, вход сигнала начальной установки 42 устройства управления 3, который разрывает установленное соединение.
В случае, если на входной линии 13 подачи сигнала блокировки от предыдущего элемента коммутации столбца матрицы коммутационных элементов установлен сигнал высокого логического уровня, который означает, что возник конфликт при установлении соединения с одним из коммутационных элементов, расположенных выше в столбце матрицы, то он подается на второй вход 39 двухвходового элемента ИЛИ 7, вход 33 элемента НЕ 2, и на инверсном выходе 34 элемента НЕ 2 устанавливается сигнал низкого логического уровня, который поступает на первый вход 35 первого двухвходового элемента И 5. Вне зависимости от уровня логического сигнала на втором входе 36 первого двухвходового элемента И 5, на его выходе 37 будет установлен сигнал низкого логического уровня, который поступает на первый вход 38 двухвходового элемента ИЛИ 7 и вход проверки допустимости установления соединения 43 устройства управления 3. Для устройства управления 3 это означает запрещение установления соединения, и устройство управления 3 не подает сигнал высокого логического уровня на свой выход подачи сигнала разрешения установления соединения 47, что не вызывает установления прямом выходе Q 29 второго триггера 8 высокого логического уровня и допустимости передачи данных через третий двухвходовой элемент И 9. Одновременно с этим, на первом входе 38 двухвходового элемента ИЛИ 7 установлен сигнал низкого логического уровня, а на втором входе 39 двухвходового элемента ИЛИ 7, сигнал высокого логического уровня, в результате чего на выходе 40 двухвходового элемента ИЛИ 7 устанавливается сигнал высокого логического уровня, который подается на выходную линию 17 сигнала блокировки для следующего элемента коммутации столбца матрицы коммутационных элементов и на входную линию 13 подачи сигнала блокировки от предыдущего элемента коммутации столбца матрицы коммутационных элементов следующего коммутационного элемента, расположенного ниже в столбце матрицы коммутационных элементов.
Сигнал синхронизации для осуществления тактирования элементов устройства подается на входную линию 15 подачи сигнала синхронизации и через нее на вход синхронизации 45 устройства управления 3.
Таким образом, предлагаемое устройство позволяет реализовать пачечный режим коммутации с возможностью блокировки столбца матрицы ячеек коммутации при установлении через коммутационный элемент соединения.
Claims (1)
- Коммутационный элемент для параллельных коммутационных систем, состоящий из элемента сравнения по модулю два, первого триггера, второго двухвходового элемента И, отличающийся тем, что в него дополнительно введены элемент НЕ, устройство управления, первый двухвходовый элемент И, двухвходовый элемент ИЛИ, второй триггер, третий двухвходовый элемент И, причем входная линия подачи пакета данных подключена к первому входу элемента сравнения по модулю два и первому входу третьего двухвходового элемента И, выход третьего двухвходового элемента И подключен к выходной линии данных, выход элемента сравнения по модулю два соединен с входом сброса первого триггера, прямой выход первого триггера соединен с вторым входом второго двухвходового элемента И и с вторым входом первого двухвходового элемента И, входная линия подачи идентификатора выхода подключена к второму входу элемента сравнения по модулю два, входная линия установки коммутационного элемента в исходное состояние подключена к входу установки первого триггера, входу сигнала начальной установки устройства управления и к входу сброса второго триггера, входная линия подачи сигнала блокировки от предыдущего элемента коммутации столбца матрицы подключена к входу элемента НЕ и второму входу двухвходового элемента ИЛИ, входная линия подачи сигнала разрешения проверки идентификаторов подключена к входу разрешения проверки идентификаторов устройства управления, входная линия подачи сигнала синхронизации подключена к входу синхронизации устройства управления, выход подачи сигнала разрешения установления соединения устройства управления подключен к входу установки второго триггера, прямой выход второго триггера подключен к второму входу третьего двухвходового элемента И, инверсный выход элемента НЕ соединен с первым входом первого двухвходового элемента И, выход первого двухвходового элемента И соединен с первым входом двухвходового элемента ИЛИ и входом проверки допустимости установления соединения устройства управления, выход двухвходового элемента ИЛИ подключен к выходной линии сигнала блокировки для следующего элемента коммутации столбца матрицы, первый вход второго двухвходового элемента И соединен с выходом подачи сигнала разрешения сравнения идентификаторов устройства управления, выход второго двухвходового элемента И соединен с входом сигнала совпадения идентификаторов устройства управления.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012118530/08U RU131542U1 (ru) | 2012-05-04 | 2012-05-04 | Коммутационный элемент для параллельных коммутационных систем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012118530/08U RU131542U1 (ru) | 2012-05-04 | 2012-05-04 | Коммутационный элемент для параллельных коммутационных систем |
Publications (1)
Publication Number | Publication Date |
---|---|
RU131542U1 true RU131542U1 (ru) | 2013-08-20 |
Family
ID=49163305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2012118530/08U RU131542U1 (ru) | 2012-05-04 | 2012-05-04 | Коммутационный элемент для параллельных коммутационных систем |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU131542U1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2553064C2 (ru) * | 2013-09-24 | 2015-06-10 | Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации | Пятикаскадная коммутационная система |
-
2012
- 2012-05-04 RU RU2012118530/08U patent/RU131542U1/ru not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2553064C2 (ru) * | 2013-09-24 | 2015-06-10 | Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации | Пятикаскадная коммутационная система |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IL275294B1 (en) | Device Identification System and Method for Enrollment and Registration of a Connected Endpoint Device and Blockchain Service | |
KR101999420B1 (ko) | 이중 통신 포트를 갖는 보안 카메라 | |
CN108122316B (zh) | 基于安全芯片的门锁通信系统及方法 | |
RU2012129364A (ru) | Устройство и способ опроса адресов одного или более подчиненных устройств в системе связи | |
US11048648B2 (en) | SoC chip and method for controlling bus access | |
CN106464556B (zh) | 一种节点入网方法、装置及系统 | |
CN105183519A (zh) | Onu软件版本分片升级的装置及方法 | |
WO2019192286A1 (zh) | 辅小区波束失败恢复方法、终端及基站 | |
JP2018522501A5 (ru) | ||
KR20160045772A (ko) | 이동 단말이 무선 랜을 구축하는 방법 및 이동 단말 | |
WO2021259015A1 (zh) | 蓝牙钥匙与车辆连接的方法、车辆蓝牙系统、蓝牙钥匙 | |
CN102685745A (zh) | 无线ap设备的认证方法和系统 | |
RU131542U1 (ru) | Коммутационный элемент для параллельных коммутационных систем | |
WO2021155482A1 (zh) | 数据传输的方法和ble设备 | |
CN105593834A (zh) | 用于芯片间通信的通信系统 | |
US20200177569A1 (en) | Proof-of-work concept for a vehicle | |
US20160253186A1 (en) | Securing peer zoning | |
CN109165182B (zh) | 通讯方法和装置 | |
US7206889B2 (en) | Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes | |
CN104766396A (zh) | 一种带有临时使用者模式的声波锁及其使用方法 | |
WO2017133004A1 (zh) | 空闲态上行信息发送方法、装置和系统 | |
US8626974B2 (en) | Methods and systems for reduced signal path count for interconnect signals within a storage system expander | |
CN103813308A (zh) | 一种上行数据传输方法、装置及系统 | |
CN106559299A (zh) | 串行通信设备、串行通信系统以及串行通信方法 | |
JP4918065B2 (ja) | ノード装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20140505 |