RU120303U1 - DEVICE FOR TRANSFORMING DATA BLOCKS DURING ENCRYPTION - Google Patents
DEVICE FOR TRANSFORMING DATA BLOCKS DURING ENCRYPTION Download PDFInfo
- Publication number
- RU120303U1 RU120303U1 RU2012122843/08U RU2012122843U RU120303U1 RU 120303 U1 RU120303 U1 RU 120303U1 RU 2012122843/08 U RU2012122843/08 U RU 2012122843/08U RU 2012122843 U RU2012122843 U RU 2012122843U RU 120303 U1 RU120303 U1 RU 120303U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- modulo
- inputs
- adder
- Prior art date
Links
Abstract
Устройство для преобразования блоков данных при шифровании, содержащее первый блок накопителей, выполненный из первого и второго накопителей, соединенных своими входами-выходами, сумматор по модулю 32, блок подстановки, регистр сдвига, сумматор по модулю 2 и блок памяти ключа, выход которого соединен с первым входом сумматора по модулю 32, отличающееся тем, что введены n-1 блоков накопителей, где n=4 - числу стадий преобразования, селектор, вход которого соединен с выходом сумматора по модулю 2, а выходы - к соответствующим входам блоков накопителей, первый коммутатор, входы которого соединены с выходами первых накопителей блоков накопителей, а выход соединен с первым входом сумматора по модулю 2, второй коммутатор, входы которого соединены с выходами вторых накопителей блоков накопителей, а выход соединен со вторым входом сумматора по модулю 32, первый буферный накопитель, вход которого соединен с выходом сумматора по модулю 32, а выход соединен со входом блока подстановки, второй буферный накопитель, вход которого соединен с выходом блока подстановки, а выход соединен со входом регистра сдвига, и третий буферный накопитель, вход которого соединен с выходом регистра сдвига, а выход соединен со вторым входом сумматора по модулю 2. A device for converting data blocks during encryption, containing a first block of drives made of first and second drives connected by their inputs-outputs, an adder modulo 32, a substitution unit, a shift register, an adder modulo 2 and a key memory unit, the output of which is connected to the first input of the adder modulo 32, characterized in that n-1 storage blocks are introduced, where n = 4 is the number of conversion stages, the selector, the input of which is connected to the output of the adder mod 2, and the outputs are connected to the corresponding inputs of the storage blocks, the first switch , the inputs of which are connected to the outputs of the first storage units of storage units, and the output is connected to the first input of the adder modulo 2, the second switch, the inputs of which are connected to the outputs of the second storage units of storage units, and the output is connected to the second input of the adder modulo 32, the first buffer storage, whose input is connected to the output of the adder modulo 32, and the output is connected to the input of the substitution block, the second buffer black storage, the input of which is connected to the output of the substitution block, and the output is connected to the input of the shift register, and the third buffer storage, the input of which is connected to the output of the shift register, and the output is connected to the second input of the adder modulo 2.
Description
Полезная модель относится к средствам криптографического преобразования информации в электронных вычислительных комплексах и ЭВМ.The utility model relates to means of cryptographic conversion of information in electronic computing systems and computers.
Известно устройство шифрования информации [RU 2389141, C1, H04L 9/00, 10.05.2010], содержащее на передающей стороне генератор ключа, блок формирования ключевой матрицы, шифрующий блок, блок управления, блок формирования информационного вектора и блок формирования порождающей матрицы.A device for encrypting information is known [RU 2389141, C1, H04L 9/00, 05/10/2010], comprising a key generator, a key matrix generating unit, an encryption unit, a control unit, an information vector generating unit and a generating matrix generating unit on the transmitting side.
Недостатком устройства является относительно узкие функциональные возможности.The disadvantage of this device is the relatively narrow functionality.
Известно также устройство для шифрования двоичной информации [RU 2091983, C1, H04L 9/00, 27.09.1997], содержащее первый сумматор по модулю два, регистр для хранения секретного ключа, блок возведения в n степень модулю P, параллельно последовательный регистр ключевой группы, четыре последовательно параллельных регистра, регистр показателя степени, блок перемешивания бит последовательности, второй сумматор по модулю два, блок управления, ключ и элементы И и ИЛИ, причем, выход блока возведения в n степень по модулю P соединен с соответствующими входами регистра для хранения секретного ключа и параллельно последовательного регистра ключевой группы, с входом основания степени блока возведения в n степень по модулю P, с выходами первого последовательно параллельного регистра и регистра для хранения секретного ключа, выходы n младших разрядов блока возведения в n степень по модулю P подключены к соответствующим входам регистра показателя степени, выходы разрядов которого соединены с входами n младших разрядов показателя степени блока возведения в n степень по модулю P, входы всех разрядов показателя степени которого соединены с выходами соответствующих разрядов второго последовательно параллельного регистра, выходы m старших разрядов блока возведения в n степень по модулю P, где m<n, соединены с первыми информационными входами блока перемешивания бит последовательности, входы модуля и обратной величины модуля блока возведения в n степень по модулю P соединены соответственно с соответствующими выходами третьего и четвертого последовательно параллельных регистров, причем информационные входы второго, третьего и четвертого последовательно параллельных регистров являются соответственно входами начальной установки значений показателя степени, модуля и обратной величины, модуля устройства, а информационный вход первого последовательно параллельного регистра соединен с выходом элемента ИЛИ, первый вход которого является входом начальной установки значения основания степени устройства, второй вход элемента ИЛИ соединен с выходом первого элемента И и входом сигнала о приеме шифрованного текста блока управления, выход второго элемента И соединен с первыми входами блока управления и второго сумматора по модулю два и с входом-выходом ключа и является входом открытого текста устройства, входы начальной установки первого, второго, третьего и четвертого последовательно параллельных регистров и блока возведения в n степень по модулю P соединены между собой и с соответствующим выходом блока управления, первые входы первого и второго элементов И соединены между собой и являются входом для приема закрытого текста устройства, вторые входы первого и второго элементов И соединены с соответствующими выходами блока управления, второй вход второго сумматора по модулю два соединен с выходом блока перемешивания бит последовательности и первым входом первого сумматора по модулю два, второй вход которого соединен с выходом ключа, с входом которого соединен выход второго сумматора по модулю два, а вход управления ключа соединен с соответствующим выходом блока управления и является выходом выработки сигнала разрешения приема открытого текста устройства, выход первого сумматора по модулю два соединен с выходом третьего элемента И и является выходом закрытого текста устройства, первый вход третьего элемента И соединен с выходом регистра ключевой группы и вторым информационным входом блока перемешивания бит последовательности, вход управления которого соединен с соответствующим выходом блока управления, другие выходы которого соединены соответственно с вторым входом третьего элемента И, входами приема сигналов начала возведения в степень и синхроимпульсов сопровождения блоков возведения в n степень по модулю P и входами управления регистров показателя степени секретного ключа и ключевой группы, выход сигнала конца возведения в степень блока возведения в n степень по модулю P соединен с соответствующим входом блока управления, другие входы которого являются соответственно входами определения режимов шифрации-дешифрации, выработки ключевой последовательности, открытого ключа, подачи задающей частоты и начальной установки устройства.A device for encrypting binary information is also known [RU 2091983, C1, H04L 9/00, 09/27/1997], comprising a first adder modulo two, a register for storing a secret key, a block raising to the power of n module P, in parallel a serial register of the key group, four consecutively parallel registers, an exponent register, a mixing block of a sequence bit, a second adder modulo two, a control unit, a key and AND and OR elements, and the output of the raising block to n degree modulo P is connected to the corresponding inputs of the register for storing the secret key and parallel to the serial register of the key group, with the input of the base of the degree of the block raising to the n degree modulo P, with the outputs of the first sequentially parallel register and register for storing the secret key, the outputs of the n least significant bits of the block raising to the n degree modulo P are connected to the corresponding inputs of the exponent register, the outputs of the bits of which are connected to the inputs of the n least significant digits of the exponent of the block of raising to the n degree modulo P, the inputs of all the digits show For the degree of which are connected to the outputs of the corresponding bits of the second series-parallel register, the outputs of the m high bits of the raising block to n degree modulo P, where m <n, are connected to the first information inputs of the mixing block of the sequence bit, the inputs of the module and the reciprocal of the module of the raising block in n degree modulo P are connected respectively with the corresponding outputs of the third and fourth sequentially parallel registers, and the information inputs of the second, third and fourth last The parallel registers are respectively the inputs of the initial setting of the exponent, module and reciprocal, of the device module, and the information input of the first sequential parallel register is connected to the output of the OR element, the first input of which is the input of the initial setting of the degree basis of the device, the second input of the OR element is connected with the output of the first AND element and the input of the signal for receiving the ciphertext of the control unit, the output of the second AND element is connected to the first inputs and the control unit and the second adder are modulo two and with a key input-output and is the plaintext input of the device, the inputs of the initial installation of the first, second, third and fourth sequentially parallel registers and the raising block to the n degree modulo P are connected to each other and to the corresponding the output of the control unit, the first inputs of the first and second elements And are interconnected and are the input for receiving the closed text of the device, the second inputs of the first and second elements And are connected with the corresponding output by the control unit, the second input of the second adder modulo two is connected to the output of the mixing block of the bit sequence and the first input of the first adder modulo two, the second input of which is connected to the key output, the input of which is connected to the output of the second adder modulo two, and the key control input connected to the corresponding output of the control unit and is the output of the output signal of the reception permission of the plaintext of the device, the output of the first adder modulo two is connected to the output of the third element And is closed text house of the device, the first input of the third AND element is connected to the output of the register of the key group and the second information input of the mixing bit of the sequence, the control input of which is connected to the corresponding output of the control unit, the other outputs of which are connected respectively to the second input of the third element And, the signal reception inputs the beginning of exponentiation and synchronization pulses of the support of exponentiation blocks n degree modulo P and the inputs of the control cha and the key group, the output signal of the end of raising to the power of the raising block to n degree modulo P is connected to the corresponding input of the control unit, the other inputs of which are respectively the inputs of determining the encryption-decryption modes, generating a key sequence, a public key, supplying a reference frequency and initial device installation.
Недостатком устройства является его относительно высокая сложность при аппаратной и программной реализации.The disadvantage of this device is its relatively high complexity in hardware and software implementation.
Наиболее близким по технической сущности к предлагаемому является устройство [Системы обработки информации. Защита криптографическая. Алгоритм криптографического преобразования. ГОСТ 28147-89, п.2.1., с.5], содержащее блок накопителей, выполненный из первого и второго накопителей, соединенных своими входами-выходами, сумматор по модулю 32, первый вход которого соединен с выходом первого накопителя, блок подстановки, вход которого соединен с выходом сумматора по модулю 32, регистр сдвига, вход которого соединен с выходом блока подстановки, сумматор по модулю 2, первый вход которого соединен с выходом регистра сдвига, а выход - соединен с входами первого и второго накопителей, выход которого соединен со вторым входом сумматора по модулю 2, а также блок памяти ключа, выход которого соединен со вторым входом сумматора по модулю 32.The closest in technical essence to the proposed is the device [Information processing systems. Cryptographic protection. Cryptographic conversion algorithm. GOST 28147-89, p.2.1., P.5], containing a drive unit made of the first and second drives connected by their inputs and outputs, an adder modulo 32, the first input of which is connected to the output of the first drive, a substitution unit, an input which is connected to the output of the adder modulo 32, the shift register, the input of which is connected to the output of the substitution unit, the adder modulo 2, the first input of which is connected to the output of the shift register, and the output is connected to the inputs of the first and second drives, the output of which is connected to the second adder input of modulo 2 as well as the key storage unit, whose output is connected to the second input of the adder modulo 32.
Недостатком устройства является относительно низкое быстродействие, связанное с тем, что элементы устройства работают последовательно и суммарное время T выполнения всех четырех стадий преобразования при шифровании составляет T=т1+т2+т3+т4, где т1…т4, соответственно, время выполнения операций на каждой стадии преобразования - на сумматоре по модулю 32, блоке подстановки, сдвигающем регистре и сумматоре по модулю 2.The disadvantage of the device is the relatively low speed associated with the fact that the elements of the device operate sequentially and the total time T of all four stages of the conversion during encryption is T = t1 + t2 + t3 + t4, where t1 ... t4, respectively, the execution time of operations on each conversion stages - on the adder modulo 32, the substitution unit, the shift register and the adder modulo 2.
Требуемый технический результат заключается в повышении быстродействия.The required technical result is to increase performance.
Для этого предлагается организовать конвейерную обработку данных, для чего за одни цикл преобразования обрабатывать несколько блоков входных данных. Причем, число одновременно обрабатываемых блоков данных соответствует числу стадий конвейерной обработки, которое соответствует числу преобразований над блоком данных (принято четыре стадии).To do this, it is proposed to organize pipelining data processing, for which for one conversion cycle to process several blocks of input data. Moreover, the number of simultaneously processed data blocks corresponds to the number of pipelining stages, which corresponds to the number of transformations over the data block (four stages are accepted).
Требуемый технический результат заключается в повышении быстродействия.The required technical result is to increase performance.
Требуемый технический результат достигается тем, что, в устройство, содержащее первый блок накопителей, выполненный из первого и второго накопителей, соединенных своими входами-выходами, сумматор по модулю 32, блок подстановки, регистр сдвига, сумматор по модулю 2 и блок памяти ключа, выход которого соединен с первым входом сумматора по модулю 32, введены n-1 блоков накопителей, где n=4 - числу стадий преобразования, селектор, вход которого соединен с выходом сумматора по модулю 2, а выходы - к соответствующим входам блоков накопителей, первый коммутатор, входы которого соединены с выходами первых накопителей блоков накопителей, а выход - соединен с первым входом сумматора по модулю 2, второй коммутатор, входы которого соединена с выходами вторых накопителей блоков накопителей, а выход - соединен со вторым входом сумматора по модулю 32, первый буферный накопитель, вход которого соединен с выходом сумматора по модулю 32, а выход - соединен со входом блока подстановки, второй буферный накопитель, вход которого соединен с выходом блока подстановки, а выход - соединен со входом регистра сдвига, и третий буферный накопитель, вход которого соединен с выходом регистра сдвига, а выход - соединен со вторым входом сумматора по модулю 2.The required technical result is achieved by the fact that, in the device containing the first drive unit made of the first and second drives connected by their inputs / outputs, an adder modulo 32, a substitution unit, a shift register, an adder modulo 2 and a key memory block, output which is connected to the first adder input modulo 32, n-1 drive units are introduced, where n = 4 is the number of conversion stages, a selector whose input is connected to the adder output modulo 2, and the outputs are to the corresponding inputs of the drive units, the first a tripod, the inputs of which are connected to the outputs of the first drives of the drive units, and the output is connected to the first input of the adder modulo 2, the second switch, the inputs of which are connected to the outputs of the second drives of drive units, and the output is connected to the second input of the adder modulo 32, the first a buffer drive, the input of which is connected to the output of the adder modulo 32, and the output is connected to the input of the substitution unit, the second buffer drive, the input of which is connected to the output of the substitution unit, and the output is connected to the input of the shift register n, and a third buffer memory having an input connected to the output of the shift register and the output - is connected to a second input of the adder modulo 2.
На чертеже представлена электрическая структурная схема устройства для преобразования блоков данных при шифровании.The drawing shows an electrical block diagram of a device for converting data blocks during encryption.
Устройство для преобразования блоков данных при шифровании содержит n блоков 1-i накопителей, где i=1…n, n=4 - максимальное число стадий преобразования, каждый из которых, выполнен из первого i-1 и второго i-2 накопителей, соединенных своими входами-выходами.The device for converting data blocks during encryption contains n blocks of 1-i drives, where i = 1 ... n, n = 4 is the maximum number of conversion stages, each of which is made of the first i-1 and second i-2 drives connected by their inputs and outputs.
Кроме того, устройство для преобразования блоков данных при шифровании содержит сумматор 2 по модулю 32, блок 3 подстановки, регистр 4 сдвига, сумматор 5 по модулю 2 и блок 6 памяти ключа, выход которого соединен с первым входом сумматора 2 по модулю 32.In addition, the device for converting data blocks during encryption comprises an adder 2 modulo 32, a substitution unit 3, a shift register 4, an adder 5 modulo 2 and a key memory unit 6, the output of which is connected to the first input of the adder 2 modulo 32.
Дополнительно к этому устройство для преобразования блоков данных при шифровании содержит селектор 7, вход которого соединен с выходом сумматора 5 по модулю 2, а выходы - к соответствующим входам блоков 1-i накопителей, первый коммутатор 8, входы которого соединены с выходами первых накопителей i-1 блоков 1-i накопителей, а выход - соединен с первым входом сумматора 5 по модулю 2, второй коммутатор 9, входы которого соединена с выходами вторых накопителей i-2 блоков 1-i накопителей, а выход - соединен со вторым входом сумматора 2 по модулю 32, первый буферный накопитель 10, вход которого соединен с выходом сумматора 2 по модулю 32, а выход - соединен со входом блока 3 подстановки, второй буферный накопитель 11, вход которого соединен с выходом блока 3 подстановки, а выход - соединен со входом регистра 4 сдвига, и третий буферный накопитель 12, вход которого соединен с выходом регистра 4 сдвига, а выход - соединен со вторым входом сумматора 5 по модулю 2.In addition, the device for converting data blocks during encryption contains a selector 7, the input of which is connected to the output of the adder 5 modulo 2, and the outputs are connected to the corresponding inputs of the blocks 1-i of the drives, the first switch 8, the inputs of which are connected to the outputs of the first drives i- 1 blocks of 1-i drives, and the output is connected to the first input of the adder 5 modulo 2, the second switch 9, the inputs of which are connected to the outputs of the second drives i-2 of blocks 1-i of drives, and the output is connected to the second input of the adder 2 by module 32, the first buffer a storage drive 10, the input of which is connected to the output of the adder 2 modulo 32, and the output is connected to the input of the substitution unit 3, a second buffer storage 11, the input of which is connected to the output of the substitution unit 3, and the output is connected to the input of the shift register 4, and the third buffer storage 12, the input of which is connected to the output of the shift register 4, and the output is connected to the second input of the adder 5 modulo 2.
Все элементы устройства являются стандартным элементами специализированных устройств вычислительной техники. Для упрощения представления устройства и описания его работы управляющие (тактовые) входы элементов опущены.All elements of the device are standard elements of specialized computing devices. To simplify the presentation of the device and the description of its operation, the control (clock) inputs of the elements are omitted.
Работает устройство для преобразования блоков данных при шифровании следующим образом.A device for converting data blocks during encryption as follows.
Вторые накопители из блоков 1-i накопителей посредством второго коммутатора 9 последовательно подключаются к входу «конвейера», образованного элементами 2-5, 9-12, преобразование данных на каждой стадии преобразования (на сумматоре по модулю 32, блоке подстановки, сдвигающем регистре и сумматоре по модулю 2) производится аналогично прототипу (по требованиям ГОСТа).The second drives from blocks 1-i drives through the second switch 9 are connected in series to the input of the "pipeline" formed by elements 2-5, 9-12, data conversion at each stage of conversion (modulo 32 adder, substitution unit, shift register, and adder modulo 2) is produced similarly to the prototype (according to the requirements of GOST).
Для разделения данных, относящихся к разным стадиям преобразования используются первый 10, второй 11 и третий 12 буферные накопители. На последней стадии преобразования данных в сумматор 5 по модулю 2 через первый коммутатор 8 поступают данные из первых накопителей блоков 1-i накопителей. Результат работы «конвейера» (данные с выхода сумматора 5 по модулю 2) через селектор 7 записывается в соответствующий блок 1-i накопителей и цикл преобразования повторяется в соответствии с требованиями ГОСТа.To separate the data related to different stages of conversion, the first 10, second 11 and third 12 buffer drives are used. At the last stage of data conversion to the adder 5 modulo 2 through the first switch 8 receives data from the first drives blocks 1-i drives. The result of the "conveyor" (data from the output of the adder 5 modulo 2) through the selector 7 is recorded in the corresponding block 1-i drives and the conversion cycle is repeated in accordance with the requirements of GOST.
Данный алгоритм конвейерной обработки может быть реализован программно, на оборудовании центрального процессора. В этом случае число стадий конвейерной обработки зависит от количества исполнительных устройств имеющихся в составе центрального процессора.This pipelining algorithm can be implemented programmatically, on the equipment of the central processor. In this case, the number of stages of conveyor processing depends on the number of actuators available as part of the central processor.
Число блоков накопителей одновременно участвующих в преобразовании на каждом этапе конвейера может быть увеличено за счет одновременной обработки на каждой стадии конвейера нескольких блоков данных.The number of drive blocks simultaneously participating in the conversion at each stage of the pipeline can be increased by simultaneously processing several data blocks at each stage of the pipeline.
Таким образом, в предложенном устройстве, благодаря конвейерной обработке данных, за одни цикл преобразования обрабатывать несколько блоков входных данных (причем, число одновременно обрабатываемых блоков данных соответствует числу стадий конвейерной обработки, которое соответствует числу преобразований над блоком данных - четыре стадии), обеспечивается повышение его быстродействия, поскольку повышается скорость обработки данных (формирование данных в зашифрованном виде).Thus, in the proposed device, due to pipelining data processing, in one conversion cycle to process several blocks of input data (moreover, the number of simultaneously processed data blocks corresponds to the number of stages of pipeline processing, which corresponds to the number of transformations over the data block - four stages), its increase performance, as the speed of data processing increases (data generation in encrypted form).
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2012122843/08U RU120303U1 (en) | 2012-06-04 | 2012-06-04 | DEVICE FOR TRANSFORMING DATA BLOCKS DURING ENCRYPTION |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2012122843/08U RU120303U1 (en) | 2012-06-04 | 2012-06-04 | DEVICE FOR TRANSFORMING DATA BLOCKS DURING ENCRYPTION |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU120303U1 true RU120303U1 (en) | 2012-09-10 |
Family
ID=46939417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2012122843/08U RU120303U1 (en) | 2012-06-04 | 2012-06-04 | DEVICE FOR TRANSFORMING DATA BLOCKS DURING ENCRYPTION |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU120303U1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2572423C2 (en) * | 2014-04-02 | 2016-01-10 | Открытое Акционерное Общество "Информационные Технологии И Коммуникационные Системы" | Method of forming s-blocks with minimum number of logic elements |
| RU2607613C2 (en) * | 2015-06-03 | 2017-01-10 | Открытое Акционерное Общество "Информационные Технологии И Коммуникационные Системы" | Method of forming s-block |
| RU171445U1 (en) * | 2016-11-08 | 2017-05-31 | федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации | Adaptive encryption device |
| RU2801707C1 (en) * | 2022-10-18 | 2023-08-15 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" | Data encryption device for the magma algorithm according to gost 34.12-2015 |
-
2012
- 2012-06-04 RU RU2012122843/08U patent/RU120303U1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2572423C2 (en) * | 2014-04-02 | 2016-01-10 | Открытое Акционерное Общество "Информационные Технологии И Коммуникационные Системы" | Method of forming s-blocks with minimum number of logic elements |
| RU2607613C2 (en) * | 2015-06-03 | 2017-01-10 | Открытое Акционерное Общество "Информационные Технологии И Коммуникационные Системы" | Method of forming s-block |
| RU171445U1 (en) * | 2016-11-08 | 2017-05-31 | федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации | Adaptive encryption device |
| RU2801707C1 (en) * | 2022-10-18 | 2023-08-15 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" | Data encryption device for the magma algorithm according to gost 34.12-2015 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Smart et al. | Fully homomorphic SIMD operations | |
| JP2020074039A (en) | Method and system for encrypting data | |
| JP2006317802A (en) | Pseudo-random number generating system, encryption system, and decryption system | |
| CN104639314A (en) | Device based on AES (advanced encryption standard) encryption/decryption algorithm and pipelining control method | |
| CN106034021B (en) | Lightweight dual-mode compatible AES encryption and decryption module and method thereof | |
| RU2013142995A (en) | DATA PROCESSING DEVICE, DATA PROCESSING METHOD AND PROGRAM | |
| US9696965B2 (en) | Input-dependent random number generation using memory arrays | |
| RU120303U1 (en) | DEVICE FOR TRANSFORMING DATA BLOCKS DURING ENCRYPTION | |
| WO2015156020A1 (en) | Information processing device, program, and storage medium | |
| CN116488794A (en) | Method and device for realizing high-speed SM4 password module based on FPGA | |
| CN103929305A (en) | SM2 signature algorithm implementation method | |
| WO2016026287A1 (en) | Encryption device, encryption method and computer storage medium | |
| CN109743156B (en) | Packet encryption and decryption method and device | |
| CN101809638A (en) | Arithmetic operation method and arithmetic operation device | |
| CN107342855B (en) | Signature method based on SM2 algorithm | |
| RU2503135C1 (en) | Method for cryptographic transformation of information and apparatus for realising said method | |
| Wang et al. | An ultra compact block cipher for serialized architecture implementations | |
| KR101662291B1 (en) | Device for encryption and decryption based on Lightweight encryption algorithm LEA | |
| CN107463354A (en) | A kind of variable Montgomery modular multiplication circuits of dual domain degree of parallelism towards ECC | |
| CN101616000B (en) | Encryption method based on virtual optics and device therefor | |
| JP5207153B2 (en) | Pseudo random number generation system | |
| US9031230B2 (en) | Encryption processing device, encryption processing method, and program | |
| CN112822026B (en) | Digital signature method, device and system | |
| KR20060014420A (en) | Method and apparatus for a low memory hardware implementation of the key expansion function | |
| JP5268011B2 (en) | Encryption system and decryption system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20130605 |
|
| NF1K | Reinstatement of utility model |
Effective date: 20160627 |
|
| MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20180605 |