PT96866A - Processo e aparelho para deteccao de uma palavra de alinhamento de estrutura numa corrente de dados - Google Patents

Description

72 24X A/GPT/4114 ϋ presente invento refere-se a um processo e aparelho para detecçáo de uma palavra de alinhamento de estrutura numa corrente de dados» 0 invento aplica-se em sistemas de multípiexagem digital» e e aplicável geralmente a sistemas de comunicação digitais onde a detecçáo de sequências binárias periódicas especificas é requerida, sob condições de taxas de erro binário médias a altas,, bm sistemas de multípiexagem digital são combinadas várias correntes de dados afluentes e independentes numa sequência de bíts de maior taxa de agregação» Um conjunto de caracteres específico, conhecido como palavra de alinhamento de estrutura (FAWj, é depois inserido em intervalos regulares na sequência de bits do sinal agregado antes da transmissão., A FAW junto com a subsequente sequência de bits até ao princípio da próxima FAW constitui uma estrutura digital.

No desmultípiexador, os dados binários recebidos são inicial-mente examinados numa base bit-a-bít até urna FAW ser correctamen-te detectada. Este processo é conhecido como busca de estrutura. Quando a busca de estrutura estiver completa uma nova estrutura digital é construída a qual é uma cópia de estrutura digital originalmentfô transmitida, as estruturas digitais transmitida e recebida sâo depois ditas como estando em alinhamento, Quando a estrutura de desmultípiexador estiver em alinhamento o inverso dos procedimentos de multípiexagem podem ser aplicados para reconstruir a corrente de dados original»

Para manter a operação correcta do desmultípiexador é necessário verificar contínuamente a ocorrência de uma FAW na posição esperada na sequência digital, para confirmar que o alinhamento de estrutura está a ser mantido. Quando o procedimento de verificação indica perda de alinhamento é iniciada uma nova busca de estrutura» / 2* 2 JL A/GPT/41Í/Í 3 £ j?

Em sistemas de transmissão digitais práticos realizáveis os erros binários causam a corrupção das FAW resultando na falha d© reconhecimento cia FAW durante os procedimentos de alinhamento de estrutura e detecção espúria do mau alinhamento quando a estrutura digital jã está alinhada- A probabilidade duma FAW corrompida de bits que o número de é dependente da taxa de erro binário e do número constituem a FAW,, Quanto maior for a taxa de erro e bits da FAW maior será a probabilidade de corrupção.

Em muitas aplicações,, a FAW é construída para dar uma sequência binaria suficientemente longa, de maneira que a probabilidade do seu padrão ser simulado por uma combinação de bits de dados dentro da estrutura digital é insignificantemente pequena. Por isso, um desmultíplexador pode rapidamente identificar uma FAW dentro do sinal recebido, usando uma técnica de coincidência de forma. Por intermédio desta técnica a corrente de dados que entra é comparada, numa base bít-a-bit, de encontro a uma forma padrão da FAW; se houver uma coincidência entre a corrente que entrei e a forma padrão., então uma FAW é declarada reconhecida. numa comparação exacta entre forma padrão da FAW, não é elas foram corrompidas por

Se a detecção da FAW é baseada a corrente de dados que entra e a possível reconhecer FAW válidas se erros digitais

Em tais condições, o desmultíplexador não pode ou, no caso de taxas realinhamento espúrio o enfraquecimento do conseguir um alinhamento de estrutura rápido de erro mais elevadas, pode estar sujeito a frequente, aumentando grandemente deste modo sinal digital recebido É um objectivo do invento elevar sígnificativamente o rendi mento de alinhamento de estrutura de desmu1tiplexadores em por aplicação de procedimen-erros específicos.. condições de taxas tos de detecção de de erro elevadas FAW que toleram

De acordo com o presente invento é proporcionado o aparelho para detecção de uma palavra de alinhamento de estrutura uma corrente de dados, compreendendo meios de armazenagem dispostos para receberem uma corrente de dados e passarem cada bít da f 72 241 A/QPT/4114 •!-yàr tjsr '*3t&3BF*t0ffr

*T corrente de dados seriadamente através de cada localização dos meios de armazenagem;, meios de padrão de forma» dispostos para gerarem um padrão de forma» ligados aos meios de armazenagem e dispostos em grupos de bits, gerando cada grupo um sinal de saída guando o mesmo identifica um grupo de bits correspondendo ao seu padrão de forma» um circuito descodificador disposto para receber os sinais de saída dos grupos e gerar um sinal de saída descodificador quando um número específico de grupos, os quais padrão de forma, coincide palavra de alinhamento de podem ser menos que o número total no com o padrão de forma indicando que a estrutu ra foi detectada,,

De acordo com o presente invento, é proporcionado um processo de detecção de uma palavra de alinhamento de estrutura numa corrente de dados, compreendendo os passos de:; passar a corrente de dados através de cada localização de bit de meios de armazenagem em série, verificar grupos de bits de encontro a um padrão de forma, determinar quando urn número predeterminado de grupos coincidem com o padrão de forma» e gerar um sinal de saída indicando que a palavra de alinhamento de estrutura foi detectada. com

Uma concretização do presente referência aos desenhos anexos, a Figura 1 mostra um padrão de a Figura 2 mostra um padrão de invento será agora descrita nos quais:; forma de detecção de FAW, forma de detecção de FAW re duzido. a Figura 3 mostra um diagrama de blocos executam o invento, e

dOS írcuitos que a Figura 4 mostra um diagrama do circuito de blocos cie e um descodifiçador.

Referindo a Figura 1, é mostrado um padrão de forma de detecçáo de FAW dividido nos grupos 1 a S.,

Uma FAW é considerada como correctamente reconhecida e válida se quaisquer sete dos oito grupos são detectados com precisão e livres de erro» Este algoritmo de detecção de FAW pode ser representado na forma de uma tabela de verdade como mostrada na Tabela 1«

Tabela 1 r— Qrupos ---T~~- 1 1.-------- T—T — T—T— 'ΊΓ--- "T T ----j t-FhW detectada | 1 1 I 2 i 3 j 4 | 5 1 ^ 1 7 | 8 ) i 1— +— — f—f— “t--- 1 ~ t * ---------------„j | H 1 M I H I M j M | M 1 M | M | 81M | 1 D 1 M 1 M j M j H | M 1 M | H | SIM | j M 1 D 1 M | M | M I M 1 M | H | SIM | j M 1 M 1 D | M | H 1 M 1 M | M | SIM | I M 1 M 1 M J 0 | M | M 1 M | M | SIM j | M 1 H 1 M 1 Μ | 0 j M 1 M | M | SIM j j M 1 M 1 M j M | M 1 0 1 M | M | SIM j | M 1 M 1 M | M | M 1 M 1 0 1 M | S1M | | M 1 M 1 1 1 M | M | M 1 1 | M 1 1 1 M | 1 D | I SIM j 1 Todas as outras 1 combinações 1 1 1 HÃO j I ____^ .X________ _____ ----L. 1 ----!—* 1 _______________í M ~ todos os bits coincidiram:- o grupo coincidiu D ~ um ou mais bits não coincidem:- o grupo não coincidiu

Quando o desmultiplexador tiver rea1Í*ado p revi amente ai·'*· ~6- & A/GPT/4114 o padrão de forma de detecção de FAW é grupos do meio3 5 e 6 como mostrado nhamento de estrutura reduzido só aos quatro na Figura 2..

Durante o procedimento de verificação no modo de alinhamento a FAW é considerada válida se quaisquer três de quatro grupos são reconhecidos com precisão e livres de erro. Os estados dos grupos 1, 2, 7 e 8 não sao tomados em conta. Este algoritmo de verificação de FAW pode ser representado numa tabela da verdade como mostrado na Tabela 2..

Tabela 2

Grupos —T—T j ~t— τ—τ- ----T---,| FflW detectada 1 I 2 | ______U,„____I 3 | 4 1 5 Ι 6 1 1____1 7 | S | T —T X | X | ____.j.,___ M | M _j._____ 1 M T 1 | M | ____^____J__,____ X 1 X 1 SIM X | X | D j M | H 1 " 1 X j X | SIM X 1 X 1 M j 0 j M 1 M 1 X j X | SIM X 1 X 1 M | M | 0 1 M 1 X 1 x i SIM X 1 X 1 M | H 1 | M 1 1 0 1 1 1 X | X j 1 1 SIM Todas as outras 1 combinações j MAO ___^ _____L___ ___ .,X_____L· 1 M ~ todos os bits coincidiram:- o grupo coincidiu D = um ou ma is bits não coincidem;;- o grupo não coincidiu X = irrelevante

Um esquema de blocos para uma realização especifica do presente invento é mostrada na Figura e a sua operação é descrita como se segue: os dados que entram são deslocados numa base bit-a-bit 72 241. ,-wsr^ > A/Xâ PT/4114 através de um registador de deslocamento 9 „ 0 conteúdo do registador de deslocamento 9 é comparado cont irmamente com o padrão de forma,, uma forma de dados predeterminada,, por oito funções "E" 10, onde cada uma das funções "E" se relaciona com um grupo particular de dígitos no padrão de forma,, Quando os dados que chegam e o grupo correspondente no padrão de forma coincidem a função "E" indica "VERDADE". No rnodo de pesquisa as saídas das funções ”E" são avaliadas de acordo com a tabela da verdade dada na Tabela 1 utilizando o descodificador B 12- Quando uma FAW 12 tiver sido detectada gera um sinal de "VERDADE", o qual saí para o selector de busca de estrutura 13.,

No modo de alinhamento as saídas das funções "E" apropriadas são avaliadas de acordo com a tabela de verdade dada na Tabela 2 utilizando o descodificador A 11, Quando uma FAW tenha sido detectada em 11 gera um sinal de "VERDADE" o qual sai para 13- A saída de 13 é seleccionada de acordo com o estado actual do desmu1tiplexador, isto é, modos de alinhamento ou de busca-

Referindo a Figura 4, é mostrado um diagrama de circuito de blocos do descodificador A, representado na Figura 3, Será apreciado que o descodificador B é composto por elementos seme" lhantes a menos que compreenda oito entradas no total.. 0 descodi" ficador A compreende quatro entradas A, B, C e D., cada uma das quais é aplicada directamerita a uma respectiva porta E„ Cada entrada é também invertida por um respectivo inversor 14 a 17- A entrada A e aplicada directamente às portas E 18 a 21, e a entra-" da invertida é aplicada à porta E 22- A entrada B é aplicada dí~ rectamente às portas E 18 a 20 e 22 e a entrada invertida e aplí" cada à porta E 21. A entrada C é aplicada directamente às portas E 18, 19, 21 e 22 e a entrada invertida é aplicada à porta E 20« A entrada D é aplicada às portas E 18, 20 a 22 e a entrada invertida é aplicada à porta E 19- As saídas das portas E 18 e 22 são aplicadas a uma porta OU 23 a qual fornece o sinal de saída Q. A tabela de verdade para o descodificador A é mostrada abaixo- 72 241 A/QPT/< 4114 /'?// j y ~8” 7 A B C 0 J Q y ·---, ^4·· ·* 1 f) 1 1 1 j i i j I 1 i V·1 1 ,L. JL. ,1. 1 0 1 1 j 4r*. 1 1 10 1 j 1 1 1 1 0 J 1 outra: s combinações ] 0 A tabela de verdade para o descodíf ;içador B é mostrada abai™ XO Π A 8 C 0 E rrr Γ Θ H ( Q 1 1 1 1 1 1 1 1 J 1 0 i 1 i i 1 1 1 ) 1 1 0 111 1 1 1 J 1 1 10 11 1 1 1 j 1 1 110 1 1 1 1 J 1 1 1110 1 1 1 | 1 1 1 1 1 1 0 1 1 J 1 1 1 1 1 1 1 0 1 | 1 .1 1111 1 1 0 j 1 Outras comb: 1 n ações 1 1 0 A descrição acim a foi de urna concr "et ilação do presente in™ vento e não se destina a lirnitar o mesmo. Será facilmente apreciado pelos peritos na arte que são possíveis aplicações alternativass, tais corno no reconhecimento cie sequências de bíts binárias específicas requeridas quando o sinal digital é sujeito a erros binários,.

Claims (8)

1. 72 241 A/UPT/41X4 ~9~ R....E.....Ι„ V.....1.....Η.....D.....I.....C.....Α.....Q.....Õ.....Ε.....S. 1 - Aparelho para detectar uma palavra de alinhamento de estrutura numa corrente de dados multiplexados por divisão em tempo, compreendendo meios de armazenagem (9), tendo uma pluralidade de localizações série, dispostas para receberem uma corrente de dados ATDM (multiplexados por divisão em tempo) e fazerem passar cada bit da corrente de dados, seríadament© através de cada localização., e meios de padrão de forma (10) ligados aos ditos meios de armazenagem, e dispostos para proporcionarem um padrão de forma correspondendo a uma palavra de alinhamento de estrutura, sendo o aparelho adicionalmente caracterizado por os ditos meios de padrão de forma (10) estarem dispostos numa pluralidade de grupos de bit, gerando cada grupo de bit um sinal de saída, quando o mesmo identifica um grupo dos bits correspondendo à sua porção de padrão de forma completa, e por um circuito descodif i»-cador (B) estar ligado aos grupos de bit (10), para receber os sinais de saída dos grupos de bit, para gerar um sinal de saída de descodifícador, indicando o alinhamento de estrutura, quando um número específico dos grupos de bit, que pode ser inferior ao número total dos grupos de bit, proporciona sinais de saída, indicando que os mesmos identificaram os grupos de bit associados com eles.
2. 2 - Aparelho de acordo com a reivindicação 1, e adicional-mente caracter izado por, uma vez que tenha sido detectada urna palavra de alinhamento de estrutura e o alinhamento de estrutura tenha sido confirmado, o número de grupos de padrão de forma utilizados para monitorizarem os ditos meios de armazenagem ser reduzido de um número, peio que uma parte menos definida dos meios de armazenagem totais (9) é monitorizada pelos meios de padrão de forma.
3. 3 - Aparelho de acordo com a reivindicação 2, e adicional-mente caracterízado por serem proporcionados primeiro @ segundo circuitos descodifícadores (A & B), estando o primeiro circuito descodifiçador (A) ligado aos grupos ligados à parte menos definida dos de bit de forma que ditos meios de armaz« estão nagern rS.· W

   ? ,> 72 241 A/GP7/41JL4 -10-(9) „ e estando o dito segundo circuito descodificador (B) ligado a todos os ditos grupos de bit de forma,, 4 Aparelho de acordo com a reivindicação 3, caracterizado por os ditos primeiro e segundo circuito descodifiçadores (a, B) estarem ligados a um circuito selector que indica que foi detec-tada uma palavra de alinhamento de estrutura,,
4. 5 - Aparelho de acordo com a reivindicação A» ® adicional-mente caracterizado por o circuito selector compreender primeira e segunda portas E (13,, 14) ligadas a uma porta OU (15) 9 estancio a saída do dito primeiro circuito descodificador (A) ligada à primeira dita porta E (13) e estando a saída do dito segundo circuito descodificador (B) ligada ao dito segundo circuito de porta E (14) ..
5. 6 - Aparelho de acordo com a reivindicação 5,, caracterizado por estar ligado um sinal de permissão a uma. entrada adicional de cada uma das ditas primeira e segunda portas E (13„ 14), sendo a entrada da dita primeira porta E (13) „ á qual o dito sinal de permissão é aplicado., uma entrada de inversão,.
6. 7 - Processo de detecçâo de uma palavra de alinhamento de estrutura numa corrente de dados multiplexados por divisão em tempo,, compreendendo o processo os passos de passar a corrente de dados através de cada localização de bit de meios de armazenagem série e verificar os bits em função do padrão de forma, sendo o processo caracterizado adicionalmente por o padrão de forma ser dividido num número predeterminado de grupos de bit e a detecçâo da palavra de alinhamento de estrutura ser confirmada, quando um número predeterminado dos grupos de bit indicar que os rnesmos de-tectaram a existência de uma correspondência na corrente de dados.
7. 8 - Processo de acordo com a reivindicação 7., e adicional-mente caracterizado por, quando a detecçâo da palavra de alinhamento de estrutura tenha sido confirmada, a reafirmação do alinhamento de estrutura ser proporcionada por saídas de confirmação 11 A/GPT/4114 de um número reduzido de grupos de bit Lisboa„
8. 25. FEV. 1991 Por GEC PLESSEY TELECOMMUNICATXQNS LIMITED ~ 0 AGENTE OFICIAL. -