PT2079034E - Processo de segurança de um microprocessador, programa de computador e dispositivo correspondentes - Google Patents
Processo de segurança de um microprocessador, programa de computador e dispositivo correspondentes Download PDFInfo
- Publication number
- PT2079034E PT2079034E PT08172025T PT08172025T PT2079034E PT 2079034 E PT2079034 E PT 2079034E PT 08172025 T PT08172025 T PT 08172025T PT 08172025 T PT08172025 T PT 08172025T PT 2079034 E PT2079034 E PT 2079034E
- Authority
- PT
- Portugal
- Prior art keywords
- critical
- memory
- memories
- main program
- microprocessor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
ΕΡ 2 079 034/ΡΤ DESCRIÇÃO "Processo de segurança de iam microprocessador, programa de computador e dispositivo correspondentes" 1. Domínio do invento O domínio do invento é o domínio da segurança de objectos com microprocessador, também designado por pastilha electrónica, e/ou dos programas destinados a serem integrados em tais objectos com pastilha electrónica. 0 invento aplica-se nomeadamente aos microprocessadores e/ou aos programas integrados nos cartões com pastilha. Descrevem-se por conseguinte em seguida essencialmente tais cartões com pastilha, mas o invento pode facilmente ser implementado para todo o tipo de objecto, nomeadamente os portáteis, equipados com uma tal pastilha, qualquer que seja a natureza desta última. 2. Arte anterior Já se utilizam à muito tempo os cartões com pastilha, nomeadamente para identificar ou autenticar um produto, uma conta e/ou uma pessoa. A pastilha ou microprocessador apresenta, por conseguinte, uma estrutura específica de transístores, que definem uma lógica de tratamento e zonas de memória, das quais pelo menos uma parte segura, que contêm dados secretos.
Os documentos XP002322251 (KOMMERLING O ET AL « Design Principies for tamper-resistant smart card processors ») e XP002329915 (HAGAI BAR-EL ET AL « The Sorcerer's Apprentice Guide to Fault Attacks ») reportam-se a diferentes tipos clássicos de ataques, que procuram estes dados secretos, e os meios de se proteger contra os mesmos.
Estes dados secretos, designados ainda por dados segurados ou críticos, constituem o objecto de diferentes tipos de medidas de protecção, por exemplo, para impedir a clonagem de cartões nos quais os mesmos são armazenados, ou a 2 ΕΡ 2 079 034/ΡΤ obtenção de informações (um código secreto de identificação) que permitam uma utilização fraudulenta de um cartão roubado.
Por exemplo, uma técnica de segurança consiste em armazenar estes dados nas zonas de memória não acessíveis, não modificáveis.
Também existem medidas de protecção designadas por contra-medidas, que consistem em ocultar o consumo de corrente de um cartão a um "observador exterior", durante o funcionamento do cartão, ao confundir este consumo ou ao apresentar um consumo caótico de corrente, não representativo do consumo real de corrente no cartão.
Com efeito, na falta de poder aceder-se aos dados críticos, uma pessoa mal intencionada pode obter, ao observar o consumo de corrente de um cartão durante o seu funcionamento, as informações que se podem explorar nas operações lógicas implementadas. A implementação destas contra-medidas permite, por conseguinte, ocultar o consumo de corrente de um cartão durante o seu funcionamento.
Esta técnica corresponde, por exemplo, à activação de operações lógicas suplementares, não necessárias ao funcionamento do cartão, e que provocam um consumo suplementar de corrente, não representativo do funcionamento do cartão.
Estas contra-medidas podem ser activadas sistematicamente durante o funcionamento do cartão, de maneira a assegurar a protecção dos dados críticos que podem ser manipulados durante o funcionamento, tal como divulgado, por exemplo, pelo documento FR 2860 933 A.
Um inconveniente desta técnica da arte anterior reside no facto de a activação destas contra-medidas ser dispendiosa em termos de consumo de energia do cartão. 3 ΕΡ 2 079 034/ΡΤ
Além do mais, um outro inconveniente deve-se ao facto de a activação das operações suplementares ser dispendiosa em termos da dimensão do código.
Em suma, esta técnica de segurança baseada na activação de contra-medidas é igualmente dispendiosa em tempos de programação.
Existe uma outra técnica de segurança por contramedidas, que limita os inconvenientes citados acima, e que consiste em activar as contra-medidas apenas em certos momentos do funcionamento do cartão, tal como divulgado, por exemplo, pelos documentos US 2001/016910 AI ou DE 198 28 936 AI.
Por exemplo, o programa principal que assegura o funcionamento do cartão pode ser modificado de modo a prever a activação das contra medidas nos momentos definidos como sendo críticos. Por exemplo, estes momentos podem corresponder às partes de código do programa ou a acções programadas que manipulam os dados identificados como sendo críticos. Estes momentos críticos são identificados pelo autor do programa.
Um inconveniente desta técnica reside no facto de a mesma não garantir que todos os dados críticos estejam bem segurados, pois o programador pode ter-se esquecido de identificar uma parte do código como sendo crítico ou ter avaliado mal o nível de segurança de uma acção ou de uma parte de código. 3. Exposição do invento O invento propõe uma solução nova que não apresente o conjunto destes inconvenientes da arte anterior, sob a forma de um processo de segurança de um microprocessador que contém pelo menos um programa principal, cooperando com pelo menos uma memória, compreendendo o dito processo uma etapa de implementação de contra-medidas, durante a qual as operações suplementares, não necessárias ao dito programa principal, são implementadas de modo a modificar o consumo de corrente e/ou o tempo de tratamento do dito microprocessador. 4 ΕΡ 2 079 034/ΡΤ
De acordo com o invento, um tal processo compreende as etapas que se seguem: - identificação de pelo menos um endereço ou uma zona de memória da memória ou das ditas memórias, ditos endereços críticos, e que contém, ou que está susceptível de conter, os dados críticos para o dito programa principal; - vigilância das portas de endereçamento da memória ou das ditas memórias, de modo a detectar um acesso ao endereço crítico ou aos endereços críticos; - activação da dita etapa de implementação de contramedidas assim que um acesso ao endereço crítico ou aos ditos endereços críticos for detectado.
Deste modo, o invento assenta numa abordagem nova e inventiva da segurança de um microprocessador, com base na identificação de zonas ou endereços de memória de armazenagem para os dados críticos que servem para o funcionamento do microprocessador, e com base na activação de contra-medidas para cada acesso a uma ou a várias das zonas ou endereços previamente identificados.
Por exemplo, estes dados servem para um programa principal que assegura o funcionamento do microprocessador. Os dados críticos para um tal microprocessador podem corresponder, por exemplo, a códigos de identificação para um cartão que serve para o pagamento electrónico, ou a informações biométricas, por exemplo, para um cartão que permite um acesso seguro que necessita da autenticação do seu utilizador. Estes dados podem igualmente ser utilizados para um periférico ou vários periféricos que comunicam com o cartão.
Contrariamente às técnicas da arte anterior que identificam os próprios dados críticos para os tentar proteger, o processo de acordo com o invento identifica as zonas de memória onde são armazenados estes dados e segura todos os acessos a estas zonas de memória, segurando deste modo os próprios dados. 5 ΕΡ 2 079 034/ΡΤ A segurança do cartão é assegurada pela activação de contra-medidas, permitindo confundir a corrente durante os momentos onde o funcionamento do cartão necessita de um acesso a um dado critico ou a vários dados críticos. 0 processo de acordo com o invento permite uma optimização da utilização das contra-medidas, unicamente durante os momentos "cruciais" do funcionamento do cartão, e não mais sistematicamente durante o funcionamento. 0 processo compreende em particular uma etapa de vigilância das portas de endereçamento da memória ou das ditas memórias.
Deste modo, cada acesso a um endereço crítico, pelo programa principal do cartão, ou por um dos periféricos, é vigiado e detectado, de modo a activar as contra-medidas. Deste modo, a vigilância de todos os acessos aos endereços de memória identificados como críticos (pois armazenam os dados críticos), permite optimizar a segurança destes dados críticos, de maneira independente da escolha do autor de um programa, contrariamente a uma técnica da arte anterior. Com efeito, todos os dados críticos que estão armazenados nas zonas de memória identificadas elas próprias como críticas, a vigilância sistemática dos acessos, pela leitura, pela escrita, pela execução de código, etc, nas suas zonas de memória, permitem activar as contra-medidas de cada vez que um destes dados críticos for manipulado.
De acordo com um aspecto particular do invento, o processo compreende uma etapa de interrupção da dita etapa de implementação de contra-medidas, desde que o dito endereço crítico ou os ditos endereços críticos não sejam mais utilizados.
Deste modo, as contra-medidas são desactivadas desde que os endereços identificados como críticos não sejam mais utilizados, de maneira a limitar os efeitos de prejuízo, em termos de tempo, de consumo de corrente, etc, da activação das contra-medidas. 6 ΕΡ 2 079 034/ΡΤ
Com efeito, estas últimas são activadas apenas no momento onde um dado critico ou vários dados críticos são manipulados, sendo este momento detectado por uma vigilância do acesso aos endereços críticos previamente identificados.
Por exemplo, a dita etapa de implementação de contra medidas compreende pelo menos uma das operações que pertencem ao grupo que se segue: realização de operações matemáticas ou lógicas aleatórias; - duplicação das operações efectuadas pelo dito programa principal; - lançamento de um programa secundário de camuflagem.
Deste modo, as contra-medidas podem por exemplo corresponder às operações matemáticas ou lógicas que não servem para o funcionamento propriamente dito do cartão, mas que provocam um consumo extra de corrente, impedindo um observador de distinguir as operações úteis, e os dados críticos manipulados, das operações ligadas às contramedidas .
As contra-medidas podem corresponder às operações do programa principal, por exemplo, às operações duplicadas, ou às operações de um programa secundário, designado programa de camuflagem, que compreende unicamente as operações de contramedidas, e eventualmente o código de vigilância das portas de endereçamento.
De acordo com um modo de realização, a dita etapa de identificação designa pelo menos um endereço ou uma zona de memória que compreende pelo menos um dos elementos que pertence ao grupo que compreende: - uma porção de código do dito programa principal; - dados seguros.
Deste modo, os endereços críticos podem ser identificados como os endereços nos quais estão armazenados directamente os dados críticos, ou então como os endereços onde estão armazenadas as porções de código avaliadas como 7 ΕΡ 2 079 034/ΡΤ igualmente críticas em si mesmas. Os dados críticos podem ser por exemplo as informações biométricas, os códigos de identificação, etc.
Em particular, as ditas memórias pertencem ao grupo que compreende: - as memórias RAM; - as memórias ROM; - as memórias EPROM; - as memórias EEPROM; - as memórias flash.
Um outro aspecto do invento diz respeito a um produto de programa de computador que se pode descarregar a partir de uma rede de comunicação e/ou registado sobre um suporte que se pode ler por computador e/ou que se pode executar por um processador, que compreende as instruções de código de programa para a implementação do processo de segurança tal como descrito anteriormente. 0 invento diz respeito a um dispositivo com microprocessador seguro, que contém pelo menos um programa principal, que coopera com pelo menos uma memória, compreendendo o dito dispositivo meios de implementação de contra-medidas, durante o que as operações suplementares, não necessárias ao dito programa principal, são implementadas de modo a modificar o consumo de corrente e/ou o tempo de tratamento do dito microprocessador.
De acordo com o invento, um tal dispositivo compreende: - meios de identificação de pelo menos um endereço ou uma zona de memória da memória ou das ditas memórias, ditos endereços críticos, e que contém, ou que está susceptível de conter, dados críticos para o dito programa principal; - meios de vigilância das portas de endereçamento da memória ou das ditas memórias, de modo a detectar um acesso ao endereço crítico ou aos ditos endereços críticos; - meios de activação da dita etapa de implementação de contra-medidas, assim que um acesso ao endereço crítico ou aos ditos endereços críticos for detectado. 8 ΕΡ 2 079 034/ΡΤ
Um tal dispositivo está nomeadamente apto a implementar o processo de segurança descrito anteriormente.
Por exemplo, um tal dispositivo apresenta-se sob a forma de um cartão com microprocessador. 4. Lista das figuras
Outras caracteristicas e vantagens do invento surgirão mais claramente com a leitura da descrição que se segue de um modo de realização particular, dado a titulo de simples exemplo ilustrativo e não limitativo, e dos desenhos anexos, entre os quais: - a figura 1 apresenta as principais etapas do processo de acordo com o invento; - a figura 2 ilustra um exemplo de um dispositivo de segurança que implementa uma técnica de segurança de acordo com um modo de realização do invento. 5. Descrição de um modo de realização do invento 5.1 Princípio geral 0 principio geral do invento assenta na identificação e na vigilância de endereços de memória, ou de zonas de memória, criticas, quer dizer, nas quais são armazenados, ou podem ser armazenados, os dados críticos, num microprocessador. A cada acesso a um destes endereços críticos são activadas contra-medidas, que permitem a segurança dos dados manipulados quando destes acessos de memória. 0 processo de acordo com o invento permite a optimização da activação das contra-medidas nos momentos cruciais do funcionamento do microprocessador e, por conseguinte, a optimização da segurança dos dados críticos no microprocessador. 9 ΕΡ 2 079 034/ΡΤ 5.2 Descrição de um modo de realização
Apresentam-se, numa relação com as figuras 1 e 2, as principais etapas do processo de segurança de acordo com um modo de realização do invento.
Considera-se um microprocessador, ou um cartão, que contém pelo menos um programa principal 20. Por exemplo, este cartão é um cartão de pagamento electrónico. Um utilizador pode servir-se dele para um pagamento electrónico, ou para um estorno a um distribuidor, e deve identificar-se com um código pessoal. Este código pessoal faz nomeadamente parte dos dados críticos a segurar e, por conseguinte, a salvaguardar numa zona de memória ou várias zonas de memória específicas que cooperam com o microprocessador. A parte de código que permite a identificação do utilizador do cartão pode igualmente fazer parte dos dados a segurar. Certas informações que dizem respeito, por exemplo, às coordenadas bancárias do utilizador podem igualmente ser armazenadas numa zona de memória a segurar.
Quando de uma primeira etapa 10, o processo de segurança de acordo com o invento identifica uma zona de memória ou várias zonas de memória 22, 23, que contêm ou que estão susceptivel de conter os dados críticos. Estas zonas de memória 22, 23 podem ser utilizadas pelo programa principal ou por um periférico ou vários periféricos 24 que interactuam com o microprocessador.
Estas zonas de memória são referenciadas por portas de endereçamento e contêm nomeadamente os dados críticos descritos acima, tais como o código de identificação do utilizador, as suas coordenadas bancárias, e a parte do programa principal que permite a autenticação do utilizador. Uma vez que estas zonas de memória sejam identificadas, o autor do programa principal deve ter em conta armazenar todos os dados críticos utilizados no programa principal nestas zonas de memória específicas.
Deste modo, contrariamente à arte anterior onde as acções a segurar devem ser identificadas antes ou no momento da programação do programa principal, para activar em 10 ΕΡ 2 079 034/ΡΤ consequência as contra-medidas, as zonas de memória são aqui identificadas antes da programação, e o autor do programa deverá simplesmente ter em conta isso para ai armazenar os dados críticos.
De acordo com este modo de realização do invento, um programa de vigilância 21, distinto do programa principal, está encarregue de vigiar, quando de uma etapa 11, as portas de endereçamento destas zonas de memória 22, 23, previamente identificadas.
Deste modo, desde que o programa principal 20, ou um periférico 24, aceda a uma das zonas de memória 22, 23, o programa de vigilância emite um alerta, activando as contramedidas 25 previstas para segurar os dados manipulados para o acesso de memória em questão. Esta activação das contramedidas (etapa 12) corresponde por exemplo à activação de uma marca, que indica que um acesso a um endereço de memória crítico está em curso.
Por exemplo, o programa de vigilância pode compreender uma sucessão de testes, consistindo em detectar todos os acessos às portas de endereçamento das zonas de memória 22, 23 e em activar as contra-medidas em cada detecção positiva.
As contra-medidas 25 podem ser descritas no programa de vigilância e podem corresponder, por exemplo, a uma sucessão de operações matemáticas aleatórias, implementadas durante toda a duração do acesso ao endereço de memória detectado.
Deste modo, todas as acções relativas ao acesso ao endereço de memória, quer dizer, todas as acções que manipulam um ou vários dados críticos, são ocultadas pelas contra-medidas activadas durante toda a duração do acesso de memória e, deste modo, são seguras.
No fim de cada acesso a uma zona de memória critica 22, 23 as contra-medidas são desactivadas para evitar um consumo excessivo de corrente inútil.
De acordo com uma variante deste modo de realização, as contra-medidas suplementares podem ser igualmente 11 ΕΡ 2 079 034/ΡΤ implementadas no programa principal. Por exemplo, o autor do programa principal pode desejar segurar uma parte do código do programa principal que não envolva a intervenção de dados críticos mas que necessite, segundo ele, de um certo grau de segurança. Pode então activar-se as contra-medidas, ao activar uma marca no código, de acordo com o mesmo princípio que a activação das contra-medidas descritas anteriormente.
Lisboa, 2012-10-02
Claims (7)
- ΕΡ 2 079 034/ΡΤ 1/2 REIVINDICAÇÕES 1 - Processo de segurança de um microprocessador que contém pelo menos um programa principal, que coopera com pelo menos uma memória, compreendendo o dito processo uma etapa de implementação de contra medidas, durante a qual as operações suplementares, não necessárias ao dito programa principal, são implementadas de modo a modificar o consumo de corrente e/ou o tempo de tratamento do dito microprocessador quando da utilização de uma porção de código critica para o dito programa principal, caracterizado por o mesmo compreender as etapas que se seguem: - identificação de pelo menos uma zona de memória da memória ou das ditas memórias, ditas zonas criticas, e que contém, ou que está susceptivel de conter, a dita porção de código; - vigilância das portas de endereçamento da memória ou das ditas memórias, de modo a detectar um acesso à zona critica ou às ditas zonas críticas; - activação da dita etapa de implementação de contramedidas assim que um acesso à zona crítica ou às ditas zonas críticas for detectado.
- 2 - Processo de acordo com a reivindicação 1, caracterizado por o mesmo compreender uma etapa de interrupção da dita etapa de implementação de contra-medidas, desde que a zona crítica ou as ditas zonas críticas não sejam mais utilizadas.
- 3 - Processo de acordo com qualquer uma das reivindicações 1 e 2, caracterizado por a dita etapa de implementação de contra medidas compreender pelo menos uma das operações que pertencem ao grupo que se segue: realização de operações matemáticas ou lógicas aleatórias; - duplicação das operações efectuadas pelo dito programa principal; - lançamento de um programa secundário de camuflagem.
- 4 - Processo de acordo com qualquer uma das reivindicações 1 a 3, caracterizado por as ditas memórias pertencerem ao grupo que compreende: ΕΡ 2 079 034/ΡΤ 2/2 RAM; ROM; EPROM; EEPROM; flash. - as memórias - as memórias - as memórias - as memórias - as memórias
- 5 - Produto de programa de computador que se pode descarregar a partir de uma rede de comunicação e/ou registar sobre um suporte que se pode ler por computador e/ou que se pode executar por um processador, caracterizado por o mesmo compreender instruções de código de programa para a implementação do processo de segurança de acordo com pelo menos uma das reivindicações 1 a 4.
- 6 - Dispositivo com microprocessador seguro que contém pelo menos um programa principal, que coopera com pelo menos uma memória, compreendendo o dito dispositivo meios de implementação de contra-medidas, durante o que as operações suplementares, não necessárias ao dito programa principal, são implementadas de modo a modificar o consumo de corrente e/ou o tempo de tratamento do dito microprocessador, quando da utilização de uma porção de código critica para o dito programa principal, caracterizado por o mesmo compreender: - meios de identificação de pelo menos uma zona de memória da memória ou das ditas memórias, ditas zonas criticas, e que contém, ou que está susceptível de conter, a dita porção de código; - meios de vigilância das portas de endereçamento da memória ou das ditas memórias, de modo a detectar um acesso à zona critica ou às ditas zonas críticas; - meios de activação da dita etapa de implementação de contra-medidas assim que um acesso à zona critica ou às ditas zonas críticas for detectado.
- 7 - Dispositivo de acordo com a reivindicação 6, caracterizado por o mesmo se apresentar sob a forma de um cartão com microprocessador. Lisboa, 2012-10-02
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0760359A FR2925968B1 (fr) | 2007-12-26 | 2007-12-26 | Procede de securisation d'un microprocesseur, programme d'ordinateur et dispositif correspondants |
Publications (1)
Publication Number | Publication Date |
---|---|
PT2079034E true PT2079034E (pt) | 2012-10-11 |
Family
ID=39247357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PT08172025T PT2079034E (pt) | 2007-12-26 | 2008-12-17 | Processo de segurança de um microprocessador, programa de computador e dispositivo correspondentes |
Country Status (6)
Country | Link |
---|---|
US (1) | US9141793B2 (pt) |
EP (1) | EP2079034B1 (pt) |
ES (1) | ES2391676T3 (pt) |
FR (1) | FR2925968B1 (pt) |
PL (1) | PL2079034T3 (pt) |
PT (1) | PT2079034E (pt) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10063569B2 (en) * | 2015-03-24 | 2018-08-28 | Intel Corporation | Custom protection against side channel attacks |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4521852A (en) * | 1982-06-30 | 1985-06-04 | Texas Instruments Incorporated | Data processing device formed on a single semiconductor substrate having secure memory |
US4685056A (en) * | 1985-06-11 | 1987-08-04 | Pueblo Technologies, Inc. | Computer security device |
FR2745924B1 (fr) * | 1996-03-07 | 1998-12-11 | Bull Cp8 | Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre |
US7587044B2 (en) * | 1998-01-02 | 2009-09-08 | Cryptography Research, Inc. | Differential power analysis method and apparatus |
FR2776410B1 (fr) * | 1998-03-20 | 2002-11-15 | Gemplus Card Int | Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur |
US20030118190A1 (en) | 1998-05-29 | 2003-06-26 | Siemens Aktiengesellschaft | Method and apparatus for processing data where a part of the current supplied is supplied to an auxiliary circuit |
DE19828936A1 (de) * | 1998-05-29 | 1999-12-02 | Siemens Ag | Verfahren und Vorrichtung zum Verarbeiten von Daten |
FR2784831B1 (fr) | 1998-10-16 | 2000-12-15 | Gemplus Card Int | Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete |
FR2789776B1 (fr) * | 1999-02-17 | 2001-04-06 | Gemplus Card Int | Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete |
US6295606B1 (en) * | 1999-07-26 | 2001-09-25 | Motorola, Inc. | Method and apparatus for preventing information leakage attacks on a microelectronic assembly |
WO2001043094A2 (en) * | 1999-11-29 | 2001-06-14 | Microsoft Corporation | System and method for flexible micropayment of low value electronic assets |
TW536672B (en) * | 2000-01-12 | 2003-06-11 | Hitachi Ltd | IC card and microcomputer |
US7620832B2 (en) * | 2000-09-20 | 2009-11-17 | Mips Technologies, Inc. | Method and apparatus for masking a microprocessor execution signature |
JP2003233789A (ja) * | 2002-02-12 | 2003-08-22 | Sony Corp | データ処理装置およびその方法 |
KR100476892B1 (ko) * | 2002-04-29 | 2005-03-17 | 삼성전자주식회사 | 데이터의 부정조작을 방지하는 방법 및 그것을 이용한데이터 처리 시스템 |
US7694139B2 (en) * | 2002-10-24 | 2010-04-06 | Symantec Corporation | Securing executable content using a trusted computing platform |
JP4302641B2 (ja) * | 2002-11-18 | 2009-07-29 | エイアールエム リミテッド | デバイスによるメモリへのアクセスの制御 |
US7171539B2 (en) * | 2002-11-18 | 2007-01-30 | Arm Limited | Apparatus and method for controlling access to a memory |
DE10347301B4 (de) | 2003-10-08 | 2007-12-13 | Infineon Technologies Ag | Schaltung mit einem Bus mit mehreren Empfängern |
EP1870814B1 (en) * | 2006-06-19 | 2014-08-13 | Texas Instruments France | Method and apparatus for secure demand paging for processor devices |
US7949883B2 (en) * | 2004-06-08 | 2011-05-24 | Hrl Laboratories, Llc | Cryptographic CPU architecture with random instruction masking to thwart differential power analysis |
EP1612639A1 (en) * | 2004-06-30 | 2006-01-04 | ST Incard S.r.l. | Method for detecting and reacting against possible attack to security enforcing operation performed by a cryptographic token or card |
FR2877118B1 (fr) * | 2004-10-22 | 2007-01-19 | Oberthur Card Syst Sa | Protection contre les attaques par generation de fautes sur les instructions de saut |
JP4794269B2 (ja) * | 2004-11-08 | 2011-10-19 | パナソニック株式会社 | セキュアデバイスおよび中継端末 |
EP1659515A1 (fr) * | 2004-11-19 | 2006-05-24 | Proton World International N.V. | Protection d'un microcontrôleur |
US20080189557A1 (en) * | 2005-01-19 | 2008-08-07 | Stmicroelectronics S.R.I. | Method and architecture for restricting access to a memory device |
US20060294236A1 (en) * | 2005-06-22 | 2006-12-28 | Hagai Bar-El | System, device, and method of selectively operating a host connected to a token |
US20080235796A1 (en) * | 2005-08-19 | 2008-09-25 | Nxp B.V. | Circuit Arrangement with Non-Volatile Memory Module and Method for Registering Attacks on Said Non-Volatile Memory Switch |
KR100837270B1 (ko) * | 2006-06-07 | 2008-06-11 | 삼성전자주식회사 | 스마트 카드 및 그것의 데이터 보안 방법 |
EP1873671B2 (en) * | 2006-06-29 | 2018-08-22 | STMicroelectronics International N.V. | A method for protecting IC Cards against power analysis attacks |
US7864951B2 (en) * | 2006-07-10 | 2011-01-04 | King Fahd University Of Petroleum And Minerals | Scalar multiplication method with inherent countermeasures |
US8869294B2 (en) * | 2006-12-05 | 2014-10-21 | Intel Corporation | Mitigating branch prediction and other timing based side channel attacks |
US8091139B2 (en) * | 2007-11-01 | 2012-01-03 | Discretix Technologies Ltd. | System and method for masking arbitrary Boolean functions |
-
2007
- 2007-12-26 FR FR0760359A patent/FR2925968B1/fr active Active
-
2008
- 2008-12-17 EP EP20080172025 patent/EP2079034B1/fr active Active
- 2008-12-17 PL PL08172025T patent/PL2079034T3/pl unknown
- 2008-12-17 PT PT08172025T patent/PT2079034E/pt unknown
- 2008-12-17 ES ES08172025T patent/ES2391676T3/es active Active
- 2008-12-26 US US12/344,370 patent/US9141793B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
PL2079034T3 (pl) | 2013-01-31 |
US9141793B2 (en) | 2015-09-22 |
FR2925968A1 (fr) | 2009-07-03 |
US20090172268A1 (en) | 2009-07-02 |
FR2925968B1 (fr) | 2011-06-03 |
EP2079034A1 (fr) | 2009-07-15 |
ES2391676T3 (es) | 2012-11-28 |
EP2079034B1 (fr) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11113384B2 (en) | Stack overflow protection by monitoring addresses of a stack of multi-bit protection codes | |
ES2214012T3 (es) | Dispositivo para enmascarar las operaciones efectuadas en una tarjeta con microprocesador. | |
TWI390425B (zh) | 用於安全性驗證之系統及用於在電腦系統內驗證安全性之方法 | |
ES2835793T3 (es) | Autenticación de punteros de código para el control de flujo de hardware | |
ES2473326T3 (es) | Procedimiento y dispositivo de tratamiento de datos | |
PT689701E (pt) | Cartao de memoria seguro com controlo de acesso de seguranca controlado programado | |
US8997255B2 (en) | Verifying data integrity in a data storage device | |
RU2254608C2 (ru) | Способ защиты хода выполнения программы | |
KR20120101292A (ko) | 고체 상태 메모리에서의 데이터 보안 | |
JP4822231B2 (ja) | 長い摂動による故障の検出 | |
PT2079034E (pt) | Processo de segurança de um microprocessador, programa de computador e dispositivo correspondentes | |
CN1326051C (zh) | 控制eeprom存取的方法和装置、计算机软件产品和可读存储介质 | |
JPH0434788B2 (pt) | ||
CN110520860A (zh) | 用于防护软件代码的方法 | |
US20030140236A1 (en) | Method and arrangement for preventing unauthorized execution of computer programs and a corresponding software product and a corresponding computer-legible storage medium | |
WO2005029272A2 (en) | Method and device for data protection and security in a gaming machine | |
JP6828548B2 (ja) | 電子情報記憶媒体、icカード、改竄チェック方法及び改竄チェック用プログラム | |
JP6424633B2 (ja) | 電子情報記憶媒体、異常検知方法、及びプログラム | |
CN108292260A (zh) | 用于软件自测试的装置和方法 | |
JP5949357B2 (ja) | セキュリティトークン、データ改竄検知方法およびコンピュータプログラム | |
JP5460133B2 (ja) | マイクロコントローラ装置 | |
ES2389334T3 (es) | Bloqueo de un soporte de datos portátil | |
CN100358050C (zh) | 一种防止存储器攻击的隐藏rom的方法 | |
Wiesinger | Mitigating Rowhammer attacks with software diversity | |
ES2360115T3 (es) | Procedimiento para el funcionamiento seguro de un soporte de datos portátil. |