PT102233B

PT102233B - FLEXIBLE SYNCHRONOUS NETWORK TERMINATOR

Info

Publication number: PT102233B
Application number: PT10223398A
Authority: PT
Inventors: Juan Ignacio Solana De Quesada; Rafael Caravantes Redondo; Jesus Crespo Fidalgo
Original assignee: Telefonica Sa
Priority date: 1997-12-11
Filing date: 1998-12-11
Publication date: 2000-09-29
Also published as: ES2136572B1; ES2136572A1; BR9806659A; PE20000200A1; MA24717A1; AR014056A1; PT102233A

Abstract

Synchronous network flexible terminator which includes transport of the asynchronous transfer mode MTA, the purpose of which is to be incorporated both in wide band integrated digital service networks RDSI-BL and in communications transport networks based on synchronous digital hierarchy HDS, which can be configured in a first HDS-MTA mode, in which it performs the functions of the transmission convergence sublayer, a second HDS mode in which it behaves like a termination point of the multiplexing section of the HDS, comprising for this a flexible processing module of the HDS 2, an MTA processing module 1, both of them dynamically configurable, as well as an interface 3 for connection to an outside microprocessor for the programming of said modules, it being able to handle different types of asynchronous frames and MTA frames to implement asymmetrical interfaces by virtue of the independent selection in the transmission and reception processes. <IMAGE>

Description

DESCRIÇÃODESCRIPTION

TERMINADOR FLEXÍVEL DE REDE SÍNCRONAFLEXIBLE SYNCHRONOUS NETWORK TERMINATOR

OBJECTO DO INVENTOOBJECT OF THE INVENTION

O presente invento diz respeito a um equipamento electrónico que actua como terminador flexível de rede síncrona e que inclui o transporte do modo de transferência assíncrona (MTA). A sua finalidade consiste em ser incorporado tanto em redes digitais de serviços integrados de banda larga (RDSIBL) como em redes de transporte de comunicações baseadas na hierarquia digital síncrona (HDS). No primeiro caso, - (Modo HDS-MTA) -, realiza as funções da subcamada de convergência de transmissão segundo a recomendação 1.432 da ITU (Intemational Telecommunication Union), transformando simultaneamente e de forma contínua um fluxo de modo de transferência assíncrona num outro de estruturas de trama da HDS seleccionáveis por programação, e viceversa. No segundo caso, - (Modo HDS) -, comporta-se como um ponto de terminação da secção de multiplexação da HDS. Em ambos os csos o invento realiza as funções de terminação das secções de regeneração , multiplexação e adaptação de secção próprias da HDS, segundo as recomendações G. 709 e G. 783 da ITU.The present invention relates to electronic equipment that acts as a flexible synchronous network terminator and that includes the transport of the asynchronous transfer mode (MTA). Its purpose is to be incorporated both in integrated broadband services digital networks (RDSIBL) and in communications transport networks based on the synchronous digital hierarchy (HDS). In the first case, - (HDS-MTA mode), performs the functions of the transmission convergence sublayer according to ITU recommendation 1.432 (Intemational Telecommunication Union), simultaneously transforming an asynchronous transfer mode flow into another one. HDS frame structures selectable by programming, and vice versa. In the second case, - (HDS mode) - behaves as a termination point for the multiplexing section of the HDS. In both cases, the invention performs the termination functions of the regeneration, multiplexing and section adaptation sections specific to HDS, according to ITU recommendations G. 709 and G. 783.

Por outro lado, dá acesso a todos os octetos que compõem os grupos das secções de regeneração, multiplexação e trajecto. Os referidos octetos podem ser utilizados para realizar aplicações como canais vocais de ordens, canais de gestão de rede etc. No entanto, gera e detecta os alarmes da camada física de trajecto e secção da HDS e facilita estatísticas de qualidade de serviço nos enlaces da HDS e MTA. As funções de programação e manuseamento daOn the other hand, it gives access to all the octets that make up the groups of the regeneration, multiplexing and path sections. These octets can be used to carry out applications such as vocal order channels, network management channels, etc. However, it generates and detects the alarms of the HDS path and section physical layer and facilitates quality of service statistics on the HDS and MTA links. The programming and handling functions of the

informação de estatísticas realiza-se e controla-se mediante uma interface com um microprocessador externo.statistics information is realized and controlled through an interface with an external microprocessor.

Os processos de recepção e transmissão que o invento realiza, executam-se de uma maneira totalmente independente, permitindo a criação de interfaces totalmente assimétricas, isto é, com estruturas de trama síncronas em recepção e transmissão diferentes.The reception and transmission processes carried out by the invention are carried out in a completely independent manner, allowing the creation of totally asymmetric interfaces, that is, with synchronous frame structures in different reception and transmission.

® CAMPO DO INVENTO® FIELD OF THE INVENTION

Este invento tem a sua aplicação dentro da área das telecomunicações e mais concretamente nos sistemas que utilizam o modo de transferência assíncrono, quer sejam equipamentos terminais de dados de banda larga, nós de comutação de ligações virtuais etc.This invention has its application within the area of telecommunications and more specifically in systems that use the asynchronous transfer mode, whether they are broadband data terminal equipment, virtual connection switching nodes, etc.

ANTECEDENTES DO INVENTOBACKGROUND OF THE INVENTION

É conhecida a existência no mercado de equipamentos comerciais que realizam as funções de subcamada de convergência de transmissão da camada física da rede digital de serviços integrados de banda larga (RDSI - BL) unicamente sobre estruturas de trama MTS-0 (Módulo de transporte síncrono de nível 0) da HDS, MTS-1 (Módulo de transporte síncrono de nível 1) etc, de uma forma individual.The existence of commercial equipment that performs the functions of the transmission convergence sublayer of the physical layer of the digital network of integrated broadband services (ISDN - BL) is known only on frame structures MTS-0 (Synchronous transport module of level 0) of the HDS, MTS-1 (level 1 synchronous transport module) etc., individually.

Entre os equipamentos conhecidos é de referir o objecto da patente EP 0759683. Esta patente diz respeito a um emulador de rede em modo de transferência assíncrona, que consiste em emular o rendimento de uma rede digital de serviços de banda larga integrados, sem ser necessário utilizar a referida rede, ou então em emular condições de funcionamento intenso típicas deAmong the known equipment is the subject of patent EP 0759683. This patent concerns a network emulator in asynchronous transfer mode, which consists of emulating the performance of a digital network of integrated broadband services, without having to use said network, or to emulate conditions of intense operation typical of

uma rede muito sobrecarregada numa rede não carregada, possuindo um módulo de interface de linhas, um ou vários módulos centrais, um módulo de controlo e um módulo de funcionamento, possuindo um conversor electro-óptico, um conversor série/paralelo na recepção, e um conversor paralelo/série na transmissão, assim como um terminador de rede, com modo de transferência assíncrona, e um gerador de taxa de erros de bits, sendo o módulo ou módulos centrais configurados por um bloco de retardamento variável, um bloco de erros de células, um bloco de inserções erróneas e um bloco de retardamento constante.a very overloaded network in an unloaded network, having a line interface module, one or more central modules, a control module and an operating module, having an electro-optical converter, a serial / parallel converter at reception, and a parallel / serial converter in the transmission, as well as a network terminator, with asynchronous transfer mode, and a bit error rate generator, the central module or modules being configured by a variable delay block, a cell error block , a block of erroneous insertions and a block of constant delay.

As principais características diferentes são:The main different features are:

- O Terminador Flexível de Rede Síncrona admite uma configuração flexível, sendo trabalhada indistintamente para a camada ATM ou JDS, enquanto que no emulador os dois terminadores foram associados entre si por meio do processador e o seu funcionamento não pode ser feito de maneira independente.- The Flexible Synchronous Network Terminator supports a flexible configuration, being worked interchangeably for the ATM or JDS layer, while in the emulator the two terminators were associated with each other by means of the processor and their operation cannot be done independently.

- O Terminador Flexível de Rede Síncrona tem capacidade de gestão e faz verificação na camada ATM ou JDS, este facto não foi importante no emulador, que não realizou estatísticas ou circuitos fechados acima da camada JDS. O Terminador Flexível de Rede Síncrona possui um ligador para a descarga de dados e o seu funcionamento por meio da sua ligação a um PC.- The Flexible Synchronous Network Terminator has management capacity and checks in the ATM or JDS layer, this fact was not important in the emulator, which did not perform statistics or closed circuits above the JDS layer. The Synchronous Flexible Network Terminator has a connector for data download and operation through connection to a PC.

O Terminador Flexível de Rede Síncrona, objecto do invento, é uma solução compacta que permite seleccionar as estruturas de trama MTS, quer sejam de nível 0, nível 1 ou nível 4 concatenado (4-4c), actualmente definidas para regímenes binários de até 622, 08 Mbs. A selecção é independente para transmissão e recepção permitindo, por conseguinte, a realização simples de interfaces assimétricas. Tudo isto supõe uma optimização considerável da superfície do cartão do circuito impresso, do consumo, assim como uma simplificação da programação do seu funcionamento e uma grande flexibilidadeThe Flexible Synchronous Network Terminator, object of the invention, is a compact solution that allows the selection of MTS frame structures, whether level 0, level 1 or level 4 concatenated (4-4c), currently defined for binary regimens of up to 622 , 08 Mbs. The selection is independent for transmission and reception, thus allowing the simple realization of asymmetric interfaces. All of this implies a considerable optimization of the printed circuit board surface, consumption, as well as a simplification of the programming of its operation and great flexibility.

- 4 na selecção de cenários de utilização, o que se repercute muito positivamente no volume e custo dos equipamentos.- 4 in the selection of usage scenarios, which has a very positive impact on the volume and cost of equipment.

DESCRIÇÃO DO INVENTODESCRIPTION OF THE INVENTION

O Terminador de Rede Síncrona que inclui transporte do modo de transferência assíncrona, que o invento propõe, é constituído pelos seguintes módulos:The Synchronous Network Terminator, which includes transport of the asynchronous transfer mode, which the invention proposes, consists of the following modules:

1). - Módulo flexível de processo da HDS.1). - Flexible process module from HDS.

2). - Módulo de processo MTA.2). - MTA process module.

3). - Interface com o microprocessador externo.3). - Interface with the external microprocessor.

1).-0 módulo flexível de processo da HDS encarrega-se, em transmissão, de acoplar os recipientes virtuais a partir da informação proporcionada pelo módulo de processo de MTA, a partir dos quais acopla as unidades administrativas e a partir destas últimas as tramas síncronas a transmitir. A selecção do tipo de recipiente virtual, unidade administrativa e trama síncrona realiza-se de acordo com o estado dos fios de controlo de transmissão, que são entradas primárias do dispositivo.1) .- The HDS flexible process module, in transmission, is responsible for coupling the virtual containers from the information provided by the MTA process module, from which the administrative units are coupled and from these the plots synchronous to transmit. The selection of the type of virtual container, administrative unit and synchronous frame is carried out according to the status of the transmission control wires, which are the primary inputs of the device.

Em recepção, encarrega-se de recuperar os alinhamentos de octeto e de trama da trama síncrona recebida. A partir desta, descodifica a correspondente unidade administrativa e a partir desta última desacopla o seu correspondente recipiente virtual, informando, ao módulo de processo de MTA, o recipiente recebido. A selecção do tipo de recipiente virtual, unidadeOn reception, it is in charge of recovering the octet and frame alignments of the received synchronous frame. From there, it decodes the corresponding administrative unit and from the latter it decouples its corresponding virtual container, informing the received container to the MTA process module. Selection of the type of virtual container, unit

administrativa e trama síncrona realiza-se de acordo com o estado dos fios de controlo de recepção, que são entradas primárias do dispositivo.administrative and synchronous frame is carried out according to the state of the reception control wires, which are primary inputs of the device.

Adicionalmente, os fluxos de dados que conformam as tramas síncronas podem transformar-se de formato série em formato octeto e vice-versa. Esta opção funciona unicamente para estruturas de trama de nível 0 (MTS - 0) e de nível 1 (MTS - 1).Additionally, the data streams that make up the synchronous frames can be transformed from serial format to octet format and vice versa. This option works only for level 0 (MTS - 0) and level 1 (MTS - 1) frame structures.

A composição do diagrama de blocos do módulo flexível de processo da HDS configura-se dinamicamente de acordo com o estado do fio de controlo de configuração, que é uma entrada primária do dispositivo. Os blocos são os seguintes:The block diagram composition of the HDS flexible process module is dynamically configured according to the state of the configuration control wire, which is a primary input of the device. The blocks are as follows:

a). - Bloco de conversão de formato octeto em série.The). - Conversion block of octet format in series.

b). - Bloco de conversão de formato série em octeto.B). - Conversion block of serial format in octet.

c) . - Bloco de acoplamento de tramas síncronas.ç) . - Synchronous frame coupling block.

d) . - Bloco de desacoplamento de tramas síncronas.d). - Synchronous frame decoupling block.

e). - Bloco de acesso aos grupos de transmissão.and). - Block of access to the transmission groups.

f). - Bloco de acesso aos grupos de recepção.f). - Block of access to reception groups.

g). - Bloco de acoplamento de unidades administrativas.g). - Administrative unit coupling block.

h). - Bloco de desacoplamento de unidades administrativas.H). - Block for decoupling administrative units.

i). - Bloco de acoplamento de recipientes virtuais.i). - Coupling block for virtual containers.

j). - Bloco de desacoplamento de recipientes virtuais.j). - Decoupling block of virtual containers.

k). - Bloco de transmissão de recipientes virtuais.k). - Transmission block of virtual containers.

a). - O bloco de conversão de formato octeto em formato série contém um conversor de formato octeto em série que, opcionalmente, pode ser utilizado para tramas MTS-0 e MTS-1. Para o caso de tramas MTS-4-4c (Módulo de transporte síncrono de nível 4 concatenado) comporta-se como um adaptador de sinais entre os sinais que lhe chegam procedentes do bloco de acoplamento de tramas síncronas, e a sua correspondente interface de saída. O seu funcionamento é governado por um sinal de controlo, que é uma entrada primária do dispositivo. Também contém o esquema de distribuição de relógio de transmissão.The). - The octet to serial format conversion block contains a serial octet format converter that, optionally, can be used for MTS-0 and MTS-1 frames. For MTS-4-4c frames (level 4 concatenated synchronous transport module) it behaves as a signal adapter between the signals coming from the synchronous frame coupling block and its corresponding output interface . Its operation is governed by a control signal, which is a primary input of the device. It also contains the transmission clock distribution scheme.

b) . - O bloco de conversão de formato série em octeto contem um conversor de formato série em octeto, opcionalmente, para as estruturas de trama MTS-0 e MTS-1. Para o caso de estruturas MTS-4-4c, comporta-se como um adaptador de sinais entre os sinais que lhe chegam, procedentes da interface de entrada, e o bloco de desacoplamento de tramas síncronas. O seu funcionamento é governado por um sinal de controlo, que é uma entrada primária do dispositivo. Também contem o esquema de distribuição de relógio de recepção.B) . - The serial to octet format conversion block contains a serial to octet format converter, optionally for the frame structures MTS-0 and MTS-1. In the case of MTS-4-4c structures, it behaves as a signal adapter between the signals that come to it, coming from the input interface, and the synchronous frame decoupling block. Its operation is governed by a control signal, which is a primary input of the device. It also contains the reception clock distribution scheme.

Os blocos de conversão de formato série em octeto e formato octeto em série acham-se unidos por laços de camada física que permitem modificar a origem do fluxo de tramas síncronas de transmissão e recepção. Estes laços são governados através do microprocessador externo ligado ao módulo interface com o microprocessadorThe blocks of conversion of series format in octet and format octet in series are united by loops of physical layer that allow to modify the origin of the flow of synchronous frames of transmission and reception. These loops are governed by the external microprocessor connected to the interface module with the microprocessor

c) . - O bloco de acoplamento de tramas síncronas encarrega-se de acoplar a estrutura de trama síncrona seleccionada, adicionando os octetos de grupo de secção às unidades administrativas geradas pelo bloco de acoplamento de unidades administrativas. Estes octetos são extraídos, na sua maioria, do bloco de acesso aos grupos de transmissão, alguns são gerados pelo próprio bloco de acoplamento de tramas e outros pelo bloco de desacoplamento de tramas, como por exemplo, o octeto Z2 que se origina a partir do número de violações de paridade (B2) e detectado em recepção.ç) . - The synchronous frame coupling block is in charge of coupling the selected synchronous frame structure, adding the section group octets to the administrative units generated by the administrative units coupling block. These octets are mostly extracted from the access block to the transmission groups, some are generated by the frame coupling block itself and others by the frame decoupling block, such as the Z2 octet that originates from the number of parity violations (B2) and detected on reception.

O bloco de acoplamento de tramas proporciona um sinal de saída que permanece activo durante os intervalos de octeto que conformam a primeira fila do grupo de secção (SOH) da trama síncrona. Isto permite alinhar a estrutura de trama de vários Terminadores Flexíveis de Rede Síncrona independentes para facilitar a multiplexação síncrona de vários fluxos HDS.The frame coupling block provides an output signal that remains active during the octet intervals that make up the first row of the section group (SOH) of the synchronous frame. This allows you to align the frame structure of several independent Synchronous Flexible Network Terminators to facilitate synchronous multiplexing of multiple HDS streams.

d) . - O bloco de desacoplamento de tramas síncronas realiza o \ alinhamento de octeto, o alinhamento de trama e o desacoplamento de trama. O alinhamento de octeto realiza-se como uma extensão da máquina de estados de alinhamento de trama. Para o alinhamento de octeto, dispõe-se de dois estados, um de ENGANCHADO e outro de NÃO-ENGANCHADO. A máquina de alinhamento de trama dispõe de três estados , um de BUSCA, outro de PRESINCRONISMO e um último de SINCRONISMO. No estado de BUSCA o alinhador de octeto busca a primeira vez que se detecte o padrão de alinhamento de trama. Quando isto ocorre o alinhador de octeto passa ao estado de ENGANCHADO e a máquina de alinhamento de trama ao estado de PRÉSINCRONISMO. A máquina de alinhamento de trama passa ao estado de SINCRONISMO quando detecta dois padrões de alinhamento de trama igualmente espaçados de 125 micro segundos. Quando se detectam 4 padrões de alinhamento de tramas erróneos consecutivos a máquina de estados de alinhamento de trama passa ao estado de BUSCA e o alinhador de octeto ao estado de NÃO-ENGANCHADO, forçando-se a captura de uma nova fase de octeto.d). - The synchronous frame decoupling block performs \ octet alignment, frame alignment and frame decoupling. The octet alignment takes place as an extension of the frame alignment state machine. For octet alignment, there are two states, one of HOOKED and the other of NON-HOOKED. The weft alignment machine has three states, one for SEARCH, the other for PRESINCHRISM and the last for SYNCHRONISM. In the SEARCH state the octet aligner searches for the first time that the frame alignment pattern is detected. When this occurs, the octet aligner goes to the HOOKED state and the weft alignment machine to the PRE-SYNCHRONISM state. The frame alignment machine goes into SYNCHRONISM state when it detects two equally spaced patterns of 125 micro seconds. When 4 consecutive frame alignment patterns are detected, the frame alignment state machine goes to the SEARCH state and the octet aligner to the NON-HOOKED state, forcing the capture of a new octet phase.

O bloco de desacoplamento de tramas síncronas encarrega-se, além disso, de extrair das estruturas de trama recebidas os grupos de secção de regeneração e multiplexação, que são armazenados na memória de desacoplamento contida no bloco de acesso aos grupos de recepção, assim como de controlar o número de violações de paridade (B2) detectadas em recepção, para assim poder informar das mesmas o bloco de acoplamento de tramas síncronas.The synchronous frame decoupling block is also responsible for extracting the regeneration and multiplexing section groups from the received frame structures, which are stored in the decoupling memory contained in the reception group access block, as well as control the number of parity violations (B2) detected on reception, so that you can inform them of the synchronous frame coupling block.

e) . - O bloco de acesso aos grupos de transmissão contém a memória de acoplamento dos grupos de secção de regeneração, secção de multiplexação e trajecto de transmissão. Estes dados são utilizados pelo bloco de acoplamento de tramas síncronas para acoplar os grupos de secção de regeneração e multiplexação nas estruturas de tramas síncronas, e pelo bloco de acoplamento de recipientes virtuais para acoplar o grupo de trajecto nos recipientes virtuais. A memória de acoplamento pode ser escrita através da interface com o microprocessador externo ou mediante interfaces dedicadas, que são entradas e saídas primárias do dispositivo, uma para aceder aos grupos de secção de regeneração e multiplexação e outra para aceder ao grupo de trajecto.and) . - The access block to the transmission groups contains the coupling memory for the regeneration section, multiplexing section and transmission path groups. These data are used by the synchronous frame coupling block to couple the regeneration and multiplexing section groups in the synchronous frame structures, and by the virtual container coupling block to couple the path group to the virtual containers. The coupling memory can be written through the interface with the external microprocessor or through dedicated interfaces, which are primary inputs and outputs of the device, one to access the regeneration and multiplexing section groups and the other to access the path group.

f) . - O bloco de acesso aos grupos de recepção contém a memória de desacoplamento dos grupos de secção de regeneração, de secção de multiplexação e trajecto de recepção. Os dados armazenados nesta memória podem ser lidos através da interface com o microprocessador externo ou de interfaces externas dedicadas, uma para dar acesso aos grupos de secção def). - The block of access to the reception groups contains the decoupling memory of the regeneration section, multiplexing section and reception path groups. The data stored in this memory can be read through the interface with the external microprocessor or through dedicated external interfaces, one to give access to the groups of section of

regeneração e multiplexação das estruturas de trama recebidas e a outra para aceder ao grupo de trajecto dos recipientes virtuais recebidos.regeneration and multiplexing of the received frame structures and the other to access the path group of the received virtual containers.

g). - O bloco de acoplamento de unidades administrativas promove o acoplamento das unidades administrativas de nível 3, nível 4 ou nível 4 concatenado (AU-3, AU-4 e AU-4-4c). Para isso calcula e adiciona o apontador da unidade administrativa de acordo com a fase relativa de começo das estruturas de trama síncrona com respeito aos recipientes virtuais.g). - The administrative units coupling block promotes the coupling of administrative units of level 3, level 4 or level 4 concatenated (AU-3, AU-4 and AU-4-4c). For this, it calculates and adds the pointer of the administrative unit according to the relative phase of beginning of the synchronous frame structures with respect to the virtual containers.

A procedência do fluxo de dados de entrada neste bloco depende do modo como tenha sido programado o dispositivo objecto deste invento. Se foi programado para funcionar no modo HDS-MTA, os dados procederão do bloco de acoplamento de recipientes virtuais. Se foi programado no modo HDS, os dados procederão do bloco de transmissão de recipientes virtuais. O fio de controlo de configuração, que constitui uma entrada primária do dispositivo, indica o modo em que foi programado.The origin of the input data flow in this block depends on how the device object of this invention has been programmed. If it has been programmed to operate in HDS-MTA mode, the data will come from the virtual container coupling block. If it was programmed in HDS mode, the data will come from the transmission block of virtual containers. The configuration control wire, which is a primary input to the device, indicates the mode in which it was programmed.

Quando o Terminador Flexível de Rede Síncrona, objecto deste invento, é programado para funcionar no modo HDS-MTA, a fase relativa entre ambas as estruturas ajusta-se de modo a que a apontador tome em todo o momento o valor 000Ή, enquanto que no modo HDS o apontador sofre os processos de justificação de frequência necessários para ajustar os desvios de frequência.When the Flexible Synchronous Network Terminator, object of this invention, is programmed to work in HDS-MTA mode, the relative phase between both structures is adjusted so that the pointer takes the value 000Ή at all times, whereas in the HDS mode the scorer undergoes the frequency justification processes necessary to adjust the frequency deviations.

h) . - Ό bloco de desacoplamento de unidades administrativas desacopla as unidades administrativas que lhe chegam procedentes do bloco de desacoplamento de tramas síncronas. Interpreta o apontador associado e realiza os movimentos de apontador necessários de acordo com as recomendações G. 709 e G.783 da ITU. Deste modo, contabiliza o número de justificações positivasH) . - Ό administrative unit decoupling block decouples the administrative units that arrive from the synchronous frame decoupling block. Interpret the associated scorer and perform the necessary scorer movements in accordance with ITU G. 709 and G.783 recommendations. In this way, it counts the number of positive justifications

ou negativas que se realizam, dados a que se pode aceder através do microprocessador externo para assim poder conhecer-se o desvio da frequência entre a estrutura do recipiente virtual e a da trama recebidas.or negatives that take place, data that can be accessed through the external microprocessor in order to be able to know the deviation of the frequency between the structure of the virtual container and that of the received frame.

i) . - O bloco de acoplamento de recipientes virtuais promove o acoplamento dos recipientes virtuais adicionando o grupo POH (grupo de trajecto) ao recipiente formado com o fluxo de informação que proporciona o módulo de processo de MTA. Os octetos do grupo POH podem proceder do bloco de acesso aos grupos de transmissão, calculados dentro do próprio bloco de acoplamento de recipientes virtuais, ou proceder do bloco de desacoplamento de recipientes virtuais (Caso do número de violações de paridade B3 dos recipientes virtuais recebidos). Este último é necessário para formar o octeto G1 do grupo POH. No caso em que se seleccione em transmissão, a estrutura de trama MTS-44c, as três colunas de octeto de enchimento do grupo POH replicam o valor do octeto de POH imediatamente anterior.i). - The virtual container coupling block promotes the coupling of the virtual containers by adding the POH group (path group) to the container formed with the flow of information provided by the MTA process module. The octets of the POH group may proceed from the block of access to the transmission groups, calculated within the virtual container coupling block itself, or proceed from the decoupling block of virtual containers (Case of the number of parity violations B3 of the received virtual containers) . The latter is necessary to form the G1 octet of the POH group. In case the MTS-44c frame structure is selected for transmission, the three POH group octet columns replicate the value of the immediately preceding POH octet.

j) . - O bloco de desacoplamento de recipientes virtuais desacopla os recipientes virtuais recebidos nas unidades administrativas. Proporciona, por um lado, os octetos do grupo POH recebido no bloco de acesso aos grupos de recepção, e por outro lado, o fluxo de informação que conforma o correspondente recipiente ao módulo de processo MTA.j). - The decoupling block of virtual containers decouples the virtual containers received in the administrative units. It provides, on the one hand, the octets of the POH group received in the block of access to the receiving groups, and on the other hand, the information flow that forms the corresponding container to the MTA process module.

O bloco de desacoplamento de recipientes virtuais contabiliza num contador o número de violações da paridade B3 dos recipientes virtuais recebidos. O número de violações desta paridade em cada recipiente põe-se à disposição do bloco de acoplamento de recipientes virtuais para o acoplamento de octetos G1 do grupo ΡΟΗ. O contador pode ser utilizado para estimar a qualidade de serviço a nível de trajecto de transmissão no enlace de recepção.The decoupling block of virtual containers counts in a counter the number of violations of parity B3 of the virtual containers received. The number of violations of this parity in each container is made available to the coupling block of virtual containers for the coupling of octets G1 of group ΡΟΗ. The meter can be used to estimate the quality of service in terms of the transmission path on the reception link.

- 11 0 bloco de desacoplamento de recipientes virtuais contém, além disso, outro contador que acumula os valores recebidos no octeto G1 do grupo POH das tramas recebidas. Este contador pode ser utilizado para estimar a qualidade de serviço a nível de trajecto de transmissão no enlace de transmissão.- 11 The decoupling block of virtual containers contains, in addition, another counter that accumulates the values received in octet G1 of the POH group of the received frames. This meter can be used to estimate the quality of service in terms of the transmission path in the transmission link.

Os contadores anteriormente citados, podem ser lidos através da interface com o microprocessador externo.The aforementioned counters can be read through the interface with the external microprocessor.

k) . - O bloco de transmissão de recipientes virtuais realiza a adaptação de secção quando o Terminador Flexível de Rede Síncrona, objecto deste invento, é programado para funcionar no modo HDS. Resolve os desvios de frequência que podem existir entre as estruturas de tramas síncronas de transmissão e os recipientes virtuais, mediante a geração de processos de justificação do apontador da unidade administrativa de transmissão. Para isso, tem a supervisão do nível de ocupação da memória de processo de recipientes virtuais contida neste bloco. Quando a ocupação supera certo limiar de enchimento, o bloco gera uma justificação negativa que tende a esvaziar a memória. Quando o nível de ocupação de memória desce abaixo de certo limiar de esvaziado, o bloco gera uma justificação positiva que tende a encher a memória.k). - The transmission block of virtual containers performs the section adaptation when the Synchronous Flexible Network Terminator, object of this invention, is programmed to work in HDS mode. It resolves the frequency deviations that may exist between the synchronous frame structures of the transmission and the virtual containers, through the generation of justification processes for the pointer of the administrative unit of transmission. For this purpose, it supervises the level of occupation of the process memory of virtual containers contained in this block. When the occupation exceeds a certain filling threshold, the block generates a negative justification that tends to empty the memory. When the level of memory occupation falls below a certain emptiness threshold, the block generates a positive justification that tends to fill the memory.

2) . - O módulo de processo MTA funciona de acordo com o modo de funcionamento que tenha sido programado para o Terminador Flexível de Rede Síncrona, objecto deste invento. Para o modo de funcionamento HDS limita-se a adaptar os fluxos de recipientes virtuais, presentes nas interfaces paralelo de saída e entrada, aos sinais internos dos blocos de desacoplamento de unidades administrativas e de transmissão de recipientes virtuais contidos no módulo flexível de processo de HDS. Para o caso em que tenha sido programado para funcionar no modo HDS - MTA o módulo de processo MTA realiza:2) . - The MTA process module works according to the operating mode that has been programmed for the Flexible Synchronous Network Terminator, object of this invention. For the HDS mode of operation it is limited to adapting the flows of virtual containers, present in the parallel interfaces of output and input, to the internal signals of the decoupling blocks of administrative units and transmission of virtual containers contained in the flexible HDS process module . For the case where it has been programmed to work in HDS - MTA mode, the MTA process module performs:

- Em transmissão: Adapta o fluxo de células MTA, presente na interface paralelo de entrada, à cadência de acoplamento de recipientes. Para isso calcula e insere o campo de redundância cíclica (HEC) nos cabeçalhos das células MTA e realiza a aleatorização da carga útil das referidas células.- In transmission: Adapts the flow of MTA cells, present in the parallel input interface, to the cadence of coupling of containers. To do this, it calculates and inserts the cyclic redundancy field (HEC) in the headers of the MTA cells and performs the randomization of the payload of those cells.

- Em recepção: Adapta a cadência de recipientes, desacoplados pelo bloco de desacoplamento de recipientes virtuais do módulo flexível de processo da HDS ao fluxo de células MTA que se gera na interface paralelo de saída. Para isso recupera o alinhamento de célula MTA, desaleatoriza as cargas úteis das mesmas e detecta e corrige os cabeçalhos de células MTA com erros simples.- On reception: Adapts the cadence of containers, decoupled by the virtual container decoupling block of the HDS flexible process module, to the flow of MTA cells that is generated in the parallel output interface. To do this, it retrieves the MTA cell alignment, de-randomizes their payloads and detects and corrects the MTA cell headers with simple errors.

A composição do diagrama de blocos do módulo de processo de MTA configura-se dinamicamente de acordo com o estado do fio de controlo de configuração, que é uma entrada primária do dispositivo. Estes blocos são:The block diagram composition of the MTA process module is dynamically configured according to the state of the configuration control wire, which is a primary input of the device. These blocks are:

a). - Bloco adaptador da interface de transmissão.The). - Transmission interface adapter block.

b). - Bloco adaptador da interface de recepção.B). - Receiving interface adapter block.

c). - Bloco de transmissão de MTA.ç). - MTA transmission block.

d). - Bloco de recepção de MTA.d). - MTA reception block.

e). - Bloco codificador de MTA.and). - MTA coding block.

f). - Bloco descodificador de MTA.f). - MTA decoder block.

a) . - O bloco adaptador de interface de transmissão, quando o dispositivo objecto deste invento é programado para funcionar em modo HDS MTA, adapta o fluxo de células MTA, presentes na interface paralelo de entrada, ao bloco de transmissão MTA. A interface paralelo de entrada aceita formatos de células MTA de 53 e 56 octetos. Este último para facilitar a interligação do Terminador Flexível de Rede Síncrona, objecto deste invento, com outros dispositivos comerciais que realizam funções da camada MTA da RDSI-BL de menor velocidade. A selecção de formato realiza-se mediante um sinal de controlo de formato MTA de transmissão, que é uma entrada primária do dispositivo.The) . - The transmission interface adapter block, when the device object of this invention is programmed to work in HDS MTA mode, adapts the flow of MTA cells, present in the parallel input interface, to the MTA transmission block. The parallel input interface accepts 53 and 56 octet MTA cell formats. The latter to facilitate the interconnection of the Flexible Synchronous Network Terminator, object of this invention, with other commercial devices that perform lower speed ISDN-BL MTA layer functions. The format selection is carried out using a transmission MTA format control signal, which is a primary input of the device.

No caso do dispositivo estar programado para trabalhar em modo HDS, o bloco adaptador da interface de transmissão adapta o fluxo de recipientes virtuais, presentes na interface paralelo de entrada, aos sinais internos do bloco de transmissão de recipientes virtuais pertencente ao módulo flexível de processo da HDS.In case the device is programmed to work in HDS mode, the adapter block of the transmission interface adapts the flow of virtual containers, present in the parallel input interface, to the internal signals of the transmission block of virtual containers belonging to the flexible process module of the HDS.

b) . - O bloco adaptador de interface de recepção, quando o dispositivo objecto deste invento é programado para funcionar em modo HDS MTA, adapta o fluxo de células MTA, procedentes do bloco de recepção de MTA, à interface paralelo de saída. A interface paralelo de saída aceita formatos de células MTA de 53 e 56 octetos. A selecção de formato realiza-se mediante um sinal de controlo de formato MTA de recepção, que é uma entrada primária do dispositivo.B) . - The receiving interface adapter block, when the device object of this invention is programmed to work in HDS MTA mode, adapts the flow of MTA cells, coming from the MTA receiving block, to the parallel output interface. The parallel output interface accepts 53 and 56 octet MTA cell formats. The format selection is carried out using a receiving MTA format control signal, which is a primary input of the device.

No caso do dispositivo estar programado para trabalhar em modo HDS, o bloco adaptador da interface de recepção adapta os fluxos de recipientes presentes na interface paralelo de saída, aos sinais internos do bloco deIn case the device is programmed to work in HDS mode, the adapter block of the receiving interface adapts the flows of containers present in the parallel output interface, to the internal signals of the

- 14 desacoplamento de unidades administrativas pertencentes ao módulo flexível de processo da HDS.- 14 decoupling of administrative units belonging to the flexible process module of HDS.

c) . - O bloco de transmissão MTA contem a extremidade de armazenamento de células MTA de transmissão para realizar a função de adaptação à cadência dos recipientes a acoplar. Quando a extremidade de armazenamento se encontra vazia o bloco de transmissão de MTA gera uma célula de repouso para seu transporte no recipiente correspondente. A referida célula não comporta informação do modo de transferência assíncrono, porém preserva a sequência que permite ao extremo distante realizar as funções de alinhamento de célula MTA. Quando a extremidade de armazenamento não está vazia o bloco de transmissão de MTA extrai da referida extremidade uma célula de MTA completa para seu transporte no recipiente correspondente. Quando a extremidade de armazenamento se acha completamente cheia no momento de armazenar uma nova célula MTA, esta perde-se, desacoplando-se a cadência de células MTA, presentes na interface paralelo de entrada de células MTA, com a cadência de transmissão de recipientes virtuais.ç) . - The MTA transmission block contains the storage end of transmission MTA cells to perform the function of adapting to the cadence of the containers to be coupled. When the storage end is empty, the MTA transmission block generates a rest cell for its transport in the corresponding container. Said cell does not contain information from the asynchronous transfer mode, but preserves the sequence that allows the far end to perform the MTA cell alignment functions. When the storage end is not empty, the MTA transmission block extracts a complete MTA cell from said end for its transport in the corresponding container. When the storage end is completely full when storing a new MTA cell, it is lost, decoupling the cadence of MTA cells, present in the parallel MTA cell input interface, with the transmission cadence of virtual containers .

O bloco de transmissão de MTA dispõe de dois contadores, um para contabilizar o número de células MTA transmitidas e outro para contabilizar o número de células perdidas por transbordamento. Ambos os contadores podem ser lidos através da interface com o microprocessador externo.The MTA transmission block has two counters, one to count the number of transmitted MTA cells and the other to count the number of cells lost due to overflow. Both counters can be read through the interface with the external microprocessor.

d) . - O bloco de recepção de MTA contem a extremidade de armazenamento de células MTA de recepção para realizar a função de adaptação da cadência de recepção de recipientes com a de geração de células MTA na interface paralelo de saída. Nesta memória armazenam-se as células MTA já descodificadas dos recipientes recebidos. Quando a extremidade de armazenamento de células MTA de recepção se encontrar completamente vazia, o bloco de recepção de MTA gera uma célula não atribuída que não comporta informação do modo de transferência assíncrono.d). - The MTA receiving block contains the storage end of receiving MTA cells to perform the function of adapting the receiving cadence of containers with that of generating MTA cells at the parallel output interface. In this memory, the MTA cells already decoded from the received containers are stored. When the storage end of receiving MTA cells is completely empty, the MTA receiving block generates an unassigned cell that does not contain asynchronous transfer mode information.

e) . - O bloco codificador de MTA calcula o código de redundância cíclica (HEC) e aleatoriza a carga útil das células MTA que gera o bloco de transmissão de MTA, para o que dispõe de um aleatorizador auto-sincronizado.and) . - The MTA coding block calculates the cyclic redundancy code (HEC) and randomizes the payload of the MTA cells that the MTA transmission block generates, for which it has an auto-synchronized randomizer.

f) . - O bloco descodificador de MTA realiza as funções de alinhamento de célula MTA, desaleatoriza a carga útil das células, detecta erros nos cabeçalhos e corrige erros simples.f). - The MTA decoder block performs the MTA cell alignment functions, de-randomizes the payload of the cells, detects errors in the headers and corrects simple errors.

Para recuperar o alinhamento de célula MTA, o bloco descodificador de MTA dispõe de uma máquina de três estados, um de BUSCA, outro de PRÉ SINCRONISMO e outro de SINCRONISMO. No estado de busca, o alinhador de célula MTA busca, octeto a octeto, a presença de redundância cíclica em grupos de 5 octetos. Quando encontra uma redundância cíclica correcta, a.máquina salta para o estado de PRÉ-SINCRONISMO. No estado de PRÉ-SINCRONISMO, o alinhador de célula MTA comprova, célula a célula, a presença de redundância cíclica correcta. Se detecta 7 células consecutivas com redundância cíclica correcta, a máquina salta para o estado de SINCRONISMO, e em caso contrário passa ao estado de BUSCA . No estado de SINCRONISMO o alinhador de células verifica, célula a célula, a persistência das redundâncias cíclicas. Se chegar a detectar 6 células consecutivas com redundâncias cíclicas incorrectas, a máquina salta para o estado de BUSCA, e em caso contrário permanece no estado de SINCRONISMO. Só no estado de SINCRONISMO as células recebidas progridem até ao bloco de recepção de MTA, sendo as restantes descartadas.To recover the MTA cell alignment, the MTA decoder block has a three-state machine, one for SEARCH, another for PRE SYNCHRONISM and another for SYNCHRONISM. In the search state, the MTA cell aligner searches, octet to octet, for the presence of cyclic redundancy in groups of 5 octets. When it finds a correct cyclic redundancy, the machine jumps to the state of PRE-SYNCHRONISM. In the PRE-SYNCHRONISM state, the cell aligner MTA proves, cell by cell, the presence of correct cyclic redundancy. If 7 consecutive cells are detected with correct cyclic redundancy, the machine jumps to the SYNCHRONISM state, and if not, it switches to the SEARCH state. In the SYNCHRONISM state, the cell aligner checks, cell by cell, for the persistence of cyclic redundancies. If it detects 6 consecutive cells with incorrect cyclic redundancies, the machine will jump to the SEARCH state, and otherwise it will remain in the SYNCHRONISM state. Only in the SYNCHRONISM state do the cells received progress to the MTA reception block, the rest being discarded.

- 16 A desaleatorização da carga útil realiza-se mediante um desaleatorizador auto-sincronizdo.- 16 Payload deactivation is carried out by means of a self-synchronized deactivator.

Para detectar erros nos cabeçalhos e corrigir erros simples, o bloco descodificador de MTA dispõe de uma máquina de dois estados, um de VERIFICAÇÃO e outro de CORRECÇÃO. No estado de CORRECÇÃO corrigem-se os erros simples nos cabeçalhos das células MTA recebidas e descartam-se as células com erros múltiplos. Depois da detecção de uma célula com cabeçalho errado, quer seja erro simples ou múltiplo, a máquina passa ao estado de VERIFICAÇÃO. Neste estado descartam-se todas as células com cabeçalho errado. A máquina permanece neste estado até se detectar uma célula MTA com cabeçalho correcto.To detect errors in the headers and correct simple errors, the MTA decoder block has a two-state machine, one for VERIFICATION and the other for CORRECTION. In the CORRECTION state, simple errors in the headers of the received MTA cells are corrected and cells with multiple errors are discarded. After detecting a cell with the wrong header, whether it is a single or multiple error, the machine goes into the CHECK state. In this state, all cells with the wrong header are discarded. The machine remains in this state until an MTA cell with the correct header is detected.

3) . - A interface com o microprocessador externo permite o acesso aos registos de programação e contadores de controlo do Terminador Flexível de Rede Síncrona, objecto deste invento, para assim se poder realizar e controlar as funções de programação e manipulação da informação de estatísticas. Do mesmo modo, facilita a geração dos alarmes da camada física de trajecto e secção da HDS e da MTA que se detectam no equipamento. A temporização da interface com o microprocessador externo é do tipo assíncrono com protocolo de reconhecimento de acesso de leitura ou escrita (DSACK)3). - The interface with the external microprocessor allows access to the programming registers and control counters of the Flexible Synchronous Network Terminator, object of this invention, in order to be able to carry out and control the programming and manipulation functions of the statistical information. Likewise, it facilitates the generation of alarms for the physical layer of the path and section of the HDS and MTA detected in the equipment. The timing of the interface with the external microprocessor is of the asynchronous type with read or write access recognition protocol (DSACK)

DESCRIÇÃO DOS DESENHOSDESCRIPTION OF THE DRAWINGS

Para completar a descrição que se tem vindo a realizar e com o objectivo de ajudar a uma melhor compreensão do invento, acompanha-se a presente memória descritiva, como parte integrante da mesma, duas folhas de desenhos em que, com carácter ilustrativo e não limitativo, se representou o seguinte:In order to complete the description that has been carried out and in order to help a better understanding of the invention, the present specification accompanies, as an integral part of it, two sheets of drawings in which, with an illustrative and non-limiting character , the following was represented:

- 17 A figura 1. - Corresponde ao diagrama de blocos do Terminador Flexível de Rede Síncrona quando está programado para trabalhar em modo HDS - MTA, juntamente com as suas ligações principais.- 17 Figure 1. - Corresponds to the block diagram of the Flexible Synchronous Network Terminator when it is programmed to work in HDS - MTA mode, together with its main connections.

A figura 2. - Corresponde ao diagrama de blocos do Terminador Fexível de Rede Síncrona quando está programado para trabalhar em modo HDS, juntamente com as suas ligações principais.Figure 2. - Corresponds to the block diagram of the Flexible Synchronous Network Terminator when it is programmed to work in HDS mode, together with its main connections.

MODELO DE EXECUÇÃO PREFERIDO DO INVENTOPREFERRED MODEL OF THE INVENTION

O Terminador Flexível de Rede Síncrona que inclui o transporte do modo de transferência assíncrona, que o invento propõe, é uma solução optimizada da problemática da realização de interfaces da RDSI - BL e da HDS. Tal como se pode ver na figura 1, é basicamente constituído pelos seguintes módulos:The Flexible Synchronous Network Terminator that includes the transport of the asynchronous transfer mode, which the invention proposes, is an optimized solution to the problem of making ISDN - BL and HDS interfaces. As you can see in figure 1, it basically consists of the following modules:

1) . - Módulo (2) flexível de processo da HDS.1) . - HDS flexible process module (2).

2) . - Módulo (1) de processo de MTA.2) . - MTA process module (1).

3) . - Interface (3) com o microprocessador externo.3). - Interface (3) with the external microprocessor.

O módulo (2) flexível de processo da HDS encarrega-se, em transmissão, de acoplar os recipientes virtuais a partir da informação proporcionada pelo módulo (1) de processo MTA, a partir deles acopla as unidades administrativas e a partir destas últimas as tramas síncronas a transmitir. A selecção do tipo de recipiente virtual, unidade administrativa e trama síncronaThe HDS flexible process module (2) is responsible, in transmission, for coupling the virtual containers from the information provided by the MTA process module (1), from which the administrative units are coupled and from these the plots synchronous to transmit. Selection of the type of virtual container, administrative unit and synchronous frame

realiza-se de acordo com o estado dos fios (54) de controlo de transmissão, que são entradas primárias do dispositivo.it takes place according to the state of the transmission control wires (54), which are primary inputs of the device.

Em recepção, encarrega-se de recuperar os alinhamentos de octeto e de trama da trama síncrona recebida. A partir desta descodifica a correspondente unidade administrativa e a partir desta última desacopla seu correspondente recipiente virtual, informando, ao módulo (1) de processo MTA, o recipiente recebido. A selecção do tipo de recipiente virtual, unidade administrativa e trama síncrona realiza-se de acordo com o estado dos fios (61) de controlo de recepção, que são entradas primárias do dispositivo.On reception, it is in charge of recovering the octet and frame alignments of the received synchronous frame. From there it decodes the corresponding administrative unit and from the latter it decouples its corresponding virtual container, informing the received container to the MTA process module (1). The selection of the type of virtual container, administrative unit and synchronous frame is carried out according to the state of the reception control wires (61), which are primary inputs of the device.

Adicionalmente, os fluxos de dados que conformam as tramas síncronas podem transformar-se de formato série em formato octeto e vice-versa, Esta opção funciona unicamente para estruturas de trama de nível 0 (MTS-0) e de nível 1 (MTS-1).In addition, the data flows that make up the synchronous frames can be transformed from serial format to octet format and vice versa. This option works only for level 0 (MTS-0) and level 1 (MTS-1) frame structures. ).

A composição do diagrama de blocos do módulo (2) flexível de processo da HDS configura-se dinamicamente de acordo com o estado do fio (35) de controlo de configuração, que é uma entrada primária do dispositivo. Os blocos que estão representados nas figuras 1 e 2 são os seguintes:The block diagram composition of the HDS flexible process module (2) is dynamically configured according to the state of the configuration control wire (35), which is a primary input of the device. The blocks that are represented in figures 1 and 2 are as follows:

a). - Bloco (18) de conversão de formato octeto em série.The). - Serial octet format conversion block (18).

b). - Bloco (19) de conversão de formato série em octeto.B). - Block (19) for converting series to octet format.

c) . - Bloco (15) de acoplamento de tramas síncronas.ç) . - Synchronous frame coupling block (15).

d) . - Bloco (16) de desacoplamento de tramas síncronas.d). - Block (16) for decoupling synchronous frames.

e) . - Bloco (14) de acesso aos grupos de transmissão.and) . - Block (14) for access to the transmission groups.

f) . - Bloco (17) de acesso aos grupos de recepção.f). - Block (17) for access to reception groups.

g) . - Bloco (12) de acoplamento de unidades administrativas.g). - Block (12) for coupling administrative units.

h) . - Bloco (13) de desacoplamento de unidades administrativas.H) . - Block (13) for decoupling administrative units.

i) . - Bloco (10) de acoplamento de recipientes virtuais.i). - Block (10) for coupling virtual containers.

j). - Bloco (11) de desacoplamento de recipientes virtuais.j). - Block (11) for decoupling virtual containers.

k). - Bloco (64) de transmissão de recipientes virtuais.k). - Block (64) for transmitting virtual containers.

a) . - O bloco (18) de conversão de formato octeto em série contem um conversor de formato octeto em série que, opcionalmente, pode ser utilizado para tramas MTS-0 e MTS-1. Para o caso de tramas MTS-4-4c (Módulo de transporte síncrono de nível 4 concatenado) comporta-se como um adaptador de sinais entre o sinal (46), indicativo da trama síncrona a transmitir, que lhe chega procedente do bloco (15) de acoplamento de tramas síncronas, e sua correspondente interface (58) de saída de tramas. O seu funcionamento é governado por um sinal (57) de controlo do formato de transmissão, que é uma entrada primária do dispositivo. Adicionalmente, converte os níveis internos dos sinais aos níveis PECL (Positive Emiter Compled Logic) da interface (58). Também contém o esquema de distribuição de relógio de transmissão.The) . - The series octet format conversion block (18) contains a series octet format converter which, optionally, can be used for MTS-0 and MTS-1 frames. For MTS-4-4c frames (level 4 concatenated synchronous transport module) it behaves as a signal adapter between the signal (46), indicative of the synchronous frame to be transmitted, which arrives from the block (15 ) for synchronous frame coupling, and its corresponding frame output interface (58). Its operation is governed by a transmission format control signal (57), which is a primary input of the device. In addition, it converts the internal levels of the signals to the PECL (Positive Emiter Compled Logic) levels of the interface (58). It also contains the transmission clock distribution scheme.

b). - O bloco (19) de conversão de formato série em octeto contém um conversor de formato série em octeto, opcionalmente, para as estruturas de tramas MTS-0 e MTS-1. Para o caso de estruturas MTS-4-4c comporta-se como um adaptador de sinais entre os sinais que lhe chegam, procedentes da interfaceB). - The serial format conversion block (19) contains an octet serial format converter, optionally for the frame structures MTS-0 and MTS-1. For MTS-4-4c structures, it behaves as a signal adapter between the signals that arrive, coming from the interface

(59) de entrada, e o bloco (16) de desacoplamento de tramas síncronas. O seu funcionamento é governado por um sinal (60) do formato de recepção, que é uma entrada primária do dispositivo. Adicionalmente, converte os níveis PECL da interface (59) de entrada nos níveis dos sinais internos. Também contém o esquema de distribuição de relógio de recepção.(59) input, and the synchronous frame decoupling block (16). Its operation is governed by a signal (60) of the reception format, which is a primary input of the device. Additionally, it converts the PECL levels of the input interface (59) to the levels of the internal signals. It also contains the reception clock distribution scheme.

Os blocos (19) de conversão de formato série a octeto e (18) de formato octeto a série encontram-se unidos por laços de camada física que permitem modificar a origem de fluxo de tramas síncronas de transmissão e recepção. Estes laços são governados pelos sinais (50) e (51) de controlo de configuração de laços, ambos procedentes da interface (3) com o microprocessador externo. Quando se activa o laço externo, o fluxo de tramas síncronas recebidas pela interface (59) de entrada liga-se com a interface (58) de saída através da ligação (48), de forma que as estruturas de trama síncronas transmitidas são iguais às recebidas. Quando se activa o laço interno, o fluxo de tramas síncronas acopladas pelo bloco (15) de acoplamento de tramas síncronas liga-se directamente à ligação (47) de entrada do bloco (16) de desacoplamento de tramas síncronas, através da ligação (49), de forma que este processa as mesmas tramas que são transmitidas.The conversion blocks (19) from series to octet format and (18) from octet to series format are joined by physical layer loops that allow to modify the source of synchronous transmission and reception frames. These loops are governed by the loop configuration control signals (50) and (51), both coming from the interface (3) with the external microprocessor. When the external loop is activated, the flow of synchronous frames received by the input interface (59) connects with the output interface (58) through the connection (48), so that the synchronous frame structures transmitted are the same as those received. When the inner loop is activated, the synchronous frame flow coupled by the synchronous frame coupling block (15) directly connects to the inlet connection (47) of the synchronous frame decoupling block (16), through the connection (49 ), so that it processes the same frames that are transmitted.

c) . - O bloco (15) de acoplamento de tramas síncronas encarregase de acoplar a estrutura de trama síncrona seleccionada, adicionando os octetos de grupo de secção às unidades administrativas que, geradas pelo bloco (12) de acoplamento de unidades administrativas, lhe chegam pela ligação (39). Estes octetos são extraídos, na sua maioria, da memória de acoplamento contida no bloco (14) de acesso aos grupos de transmissão, através da ligação (41). Alguns são gerados pelo próprio bloco (15) de acoplamento de tramas, tais como os octetos AI e A2, de alinhamento de tramas, e BI e B2, de controlo de paridade. O número de violações da paridade (B2) em cada trama recebida e que constitui o sinal MS-FEBE (Multiplex Section-Far End Block Error) de transmissão,ç) . - The synchronous frame coupling block (15) is in charge of coupling the selected synchronous frame structure, adding the section group octets to the administrative units that, generated by the administrative unit coupling block (12), arrive via the connection ( 39). These octets are extracted, for the most part, from the coupling memory contained in the block (14) of access to the transmission groups, through the connection (41). Some are generated by the block coupling block (15) itself, such as octets AI and A2, for frame alignment, and BI and B2, for parity control. The number of parity violations (B2) in each frame received and which constitutes the transmission MS-FEBE (Multiplex Section-Far End Block Error) signal,

necessário para acoplar o octeto Z2, é fornecido pelo bloco (16) de desacoplamento de tramas síncronas através da ligação (42).necessary to couple octet Z2, it is provided by the block (16) for decoupling synchronous frames through the connection (42).

O bloco (15) de acoplamento de tramas proporciona um sinal de saída (45) ao mesmo tempo que permanece activo durante o intervalo de octeto que conformam a primeira fila do grupo de secção (SOH) da trama síncrona e que dá origem ao pino de saída (55). A ligação de entrada (44) ao bloco (15), que está acessível no pino de entrada (56), utiliza-se para alinhar a estrutura de trama. Ligando a saída (55) de um Terminador Flexível de Rede Síncrona à entrada (56) de um outro Terminador Flexível de Rede Síncrona, consegue-se que ambos gerem tramas HDS alinhadas na sua estrutura. Isto permite alinhar a estrutura de trama de vários Terminadores Flexíveis de Rede Síncrona independentes, para facilitar a multiplexação síncrona de vários fluxos HDS.The frame coupling block (15) provides an output signal (45) while remaining active during the octet interval that make up the first row of the section group (SOH) of the synchronous frame and which gives rise to the exit (55). The input connection (44) to the block (15), which is accessible from the input pin (56), is used to align the weft structure. By connecting the output (55) of a Flexible Synchronous Network Terminator to the input (56) of another Flexible Synchronous Network Terminator, it is achieved that both generate HDS frames aligned in their structure. This allows to align the frame structure of several independent Synchronous Flexible Network Terminators, to facilitate the synchronous multiplexing of several HDS streams.

O bloco (15) de acoplamento de tramas realiza, além disso, a aleatorização da trama mediante um polinómio aleatorizador x +x + 1.The frame coupling block (15) also performs the randomization of the frame by means of a random polynomial x + x + 1.

d). - O bloco (16) de desacoplamento de tramas síncronas realiza o alinhamento de octeto, o alinhamento de trama e o desacoplamento de trama da trama que lhe chega pela ligação (47). O alinhamento de octeto realiza-se como uma extensão da máquina de estados de alinhamento de trama. Para o alinhamento de octeto dispõe-se de dois estados, um de ENGANCHADO e outro de NÃO-ENGANCHADO. A máquina de alinhamento de trama dispões de três estados, um de BUSCA, outro de PRÉ-SINCRONISMO e um último de SINCRONISMO. No estado de BUSCA, o alinhador de octeto busca a primeira vez que se detecte o padrão de alinhamento de trama de 16 bits (11110110 00101000’B). Quando isto ocorre, o alinhador de octeto passa ao estado de ENGANCHADO e a máquina de alinhamento de trama ao estado de PRESINCRONISMO. A máquina de alinhamento de trama passa ao estado ded). - The synchronous frame decoupling block (16) performs the octet alignment, the frame alignment and the frame decoupling of the frame arriving at the connection (47). The octet alignment takes place as an extension of the frame alignment state machine. For the octet alignment there are two states, one of HOOKED and the other of NON-HOOKED. The weft alignment machine has three states, one for SEARCH, the other for PRE-SYNCHRONISM and the last for SYNCHRONISM. In the SEARCH state, the octet aligner searches for the first time that the 16-bit frame alignment pattern is detected (11110110 00101000’B). When this occurs, the octet aligner goes to the state of HOOKED and the weft alignment machine to the state of PRESINCHRONISM. The weft alignment machine goes into

SINCRONISMO quando detecta dois padrões de alinhamento de trama (F6’ H, 28Ή) coincidentes com o alinhamento de octeto, igualmente espaçados de 125 microsegundos. Quando se detectam 4 padrões de alinhamento de tramas errados consecutivos, a máquina de estados de alinhamento de trama passa ao estado de BUSCA e o alinhador de octeto ao estado de NÃO-ENGANCHADO, forçandose a captura de uma nova fase de octeto. Da máquina de estados de alinhamento de trama derivam os alarmes de perda de alinhamento de trama (LOF) e fora de alinhamento de trama (OOF).SYNCHRONISM when detecting two frame alignment patterns (F6 'H, 28Ή) coinciding with the octet alignment, equally spaced 125 microseconds apart. When 4 consecutive frame alignment patterns are detected, the frame alignment state machine goes to the SEARCH state and the octet aligner to the NON-HOOKED state, forcing the capture of a new octet phase. From the frame alignment state machine, frame alignment loss (LOF) and frame out of alignment (OOF) alarms are derived.

O bloco (16) de desacoplamento de tramas síncronas encarrega-se de extrair, das estruturas de tramas recebidas pela ligação (47), os grupos de secção de regeneração e multiplexação que são armazenados, através da ligação (43), na memória de desacoplamento contida no bloco (17) de acesso aos grupos de recepção, assim como de controlar mediante um contador o número de violações de paridade detectadas na recepção. O número de violações desta paridade em cada trama constitui a indicação MS-FEBE de transmissão, indicação que se põe à disposição do bloco (15) de acoplamento de tramas síncronas, pela ligação (42), para sua transmissão no octeto Z2. Outro contador acumula os valores recebidos como indicação MS-FEBE no octeto Z2 do grupo de secção de multiplexação da trama recebida. Os contadores anteriormente citados podem ser lidos, através da interface (3) com o microprocessador externo, para estimar a qualidade de serviço a nível de secção de multiplexação nos enlaces de transmissão e recepção.The synchronous frame decoupling block (16) is responsible for extracting, from the frame structures received by the connection (47), the regeneration and multiplexing section groups that are stored, through the connection (43), in the decoupling memory contained in the block (17) of access to the reception groups, as well as to control with a counter the number of parity violations detected in the reception. The number of violations of this parity in each frame constitutes the MS-FEBE transmission indication, an indication that is made available to the block (15) for synchronous frame coupling, through connection (42), for its transmission in octet Z2. Another counter accumulates the values received as an MS-FEBE indication in octet Z2 of the multiplexing section group of the received frame. The aforementioned meters can be read, through the interface (3) with the external microprocessor, to estimate the quality of service at the multiplexing section level in the transmission and reception links.

e) . - O bloco (14) de acesso aos grupos de transmissão contém a memória de porta dupla de acoplamento dos grupos de secção de regeneração, secção de multiplexação e trajecto de transmissão que ocupam 448 posições de memória de 8 bits cada uma. Estes dados são fornecidos, pelas ligações (41) e (36) assim que haja necessidade, ao bloco (15) de acoplamento de tramasand) . - The block (14) of access to the transmission groups contains the double-port memory of the groups of regeneration section, multiplexing section and transmission path that occupy 448 memory positions of 8 bits each. These data are supplied, via connections (41) and (36) as soon as necessary, to the block (15) for coupling wefts

síncronas para acoplar os grupos de secção de regeneração e multiplexação nas estruturas de tramas síncronas, e ao bloco (10) de acoplamento de recipientes virtuais para acoplar o grupo de trajecto nos recipientes virtuais. A memória de acoplamento pode ser escrita através da interface (3) com o microprocessador externo, ou mediante as interfaces (53) e (52) dedicadas, que são entradas e saídas primárias do dispositivo, a interface (53) para aceder aos grupos de secção de regeneração e multiplexação e (52) para aceder ao grupo de trajecto.synchronous to couple the regeneration and multiplexing section groups in the synchronous frame structures, and to the virtual container coupling block (10) to couple the path group to the virtual containers. The coupling memory can be written through the interface (3) with the external microprocessor, or through the dedicated interfaces (53) and (52), which are primary inputs and outputs of the device, the interface (53) to access the groups of devices. regeneration and multiplexing section and (52) to access the route group.

f) . - O bloco (17) de acesso aos grupos de recepção contém a memória de desacoplamento dos grupos de secção de regeneração, secção de multiplexação e trajecto de recepção que ocupam 448 posições de memória de 8 bits cada uma. Os dados armazenados nesta memória podem ser lidos através da interface (3) com o microprocessador externo ou das interfaces externas dedicadas (62) e (63), a primeira para dar acesso ao grupo de trajecto dos recipientes virtuais recebidos e a segunda para aceder aos grupos de secção de regeneração e multiplexação das estruturas de trama recebidas. Os dados são fornecidos pelo bloco (16) de desacoplamento de tramas síncronas, através da ligação (43), e do bloco (11) de desacoplamento de recipientes virtuais pela ligação (38).f). - The block (17) of access to the reception groups contains the decoupling memory of the regeneration section, multiplexing section and reception path groups that occupy 448 memory positions of 8 bits each. The data stored in this memory can be read through the interface (3) with the external microprocessor or the dedicated external interfaces (62) and (63), the first to give access to the group of travel of the received virtual containers and the second to access the regeneration and multiplexing section groups of the received frame structures. The data is provided by the block (16) for decoupling synchronous frames, via the connection (43), and the block (11) for decoupling virtual containers by the connection (38).

g) . - O bloco (12) de acoplamento de unidades administrativas acopla as unidades administrativas de nível 3, nível 4 ou nível 4 concatenado (AU-3, AU-4 e AU-4-4c). Para isso calcula e adiciona o apontador da unidade administrativa de acordo com a fase relativa de começo das estruturas de trama síncrona com respeito aos recipientes virtuais. Quando o Terminador Flexível de Rede Síncrona está programado para funcionar no modo HDS-MTA, a fase relativa entre ambas as estruturas ajusta-se de forma que o apontador toma a todo o momento o valor 000Ή, enquanto que no modo HDS, o apontador da unidadeg). - The block (12) for coupling administrative units couples the administrative units of level 3, level 4 or level 4 concatenated (AU-3, AU-4 and AU-4-4c). For this, it calculates and adds the pointer of the administrative unit according to the relative phase of beginning of the synchronous frame structures with respect to the virtual containers. When the Flexible Synchronous Network Terminator is programmed to work in HDS-MTA mode, the relative phase between both structures is adjusted so that the pointer takes the value 000Ή at all times, while in HDS mode, the pointer of the unity

administrativa sofre os processos de justificação de frequência necessários para ajustar os desvios de frequência.The administrative body undergoes the frequency justification processes necessary to adjust the frequency deviations.

A procedência do fluxo de dados de entrada para este bloco depende do modo em que haja sido programado o dispositivo objecto deste invento. Se foi programado para funcionar em modo HDS-MTA, os dados procederão do bloco (10) de acoplamento de recipientes virtuais, através da ligação (32). Se foi programado para funcionar em modo HDS, os dados procederão do bloco (64) de transmissão de recipientes virtuais, através da ligação (68). Os fluxos anteriores de dados vêm validados por vias sinais, (31) e (67) de sincronismo que identificam o primeiro octeto da estrutura do recipiente virtual. O fio (35) de controlo de configuração, que é uma entrada primária do dispositivo, indica o modo em que foi programado.The origin of the input data flow for this block depends on the way in which the device object of this invention has been programmed. If it was programmed to work in HDS-MTA mode, the data will come from the block (10) for coupling virtual containers, through the connection (32). If it was programmed to work in HDS mode, the data will come from the block (64) of transmission of virtual containers, through the connection (68). The previous data flows are validated by various signals, (31) and (67) of synchronism that identify the first octet of the structure of the virtual container. The configuration control wire (35), which is a primary input of the device, indicates the mode in which it has been programmed.

h) . - O bloco (13) de desacoplamento de unidades administrativas desacopla as unidades administrativas que lhe chegam através da ligação (40), procedentes do bloco (16) de desacoplamento de tramas síncronas. Interpreta o apontador associado e realiza os movimentos de apontador necessários de acordo com as recomendações G. 709 e G. 783 da ITU, para assim poder determinar a posição de começo do recipiente virtual. Do mesmo modo, contabiliza, em dois contadores internos de 16 bits cada um, os processos de justificação positiva ou negativa respectivamente, que sofre o apontador das unidades administrativas recebidas. A ambos os contadores pode aceder-se através da interface (3) com o microprocessador externo, para assim poder conhecer-se o desvio da frequência entre a estrutura de recipiente virtual e a de trama recebidas.H) . - The block (13) for decoupling administrative units decouples the administrative units that arrive through the connection (40), coming from the block (16) for decoupling synchronous frames. Interpret the associated pointer and perform the necessary pointer movements in accordance with ITU's recommendations G. 709 and G. 783, in order to determine the start position of the virtual container. Likewise, it counts, in two internal counters of 16 bits each, the processes of positive or negative justification respectively, which suffers the pointer of the administrative units received. Both meters can be accessed through the interface (3) with the external microprocessor, so that the frequency deviation between the received virtual frame and frame structure can be known.

i) . - O bloco (10) de acoplamento de recipientes virtuais acopla os recipientes virtuais adicionando o grupo POH (Grupo de trajecto) ao recipiente formado com o fluxo de informação que proporciona o bloco (8) codificador dei). - The virtual container coupling block (10) couples the virtual containers by adding the POH group (Route group) to the container formed with the information flow provided by the block (8) encoding

MTA, através da ligação (28). Os octetos do grupo POH podem proceder do bloco (14) de acesso aos grupos de transmissão, através da ligação (36), calculados dentro do próprio bloco (10) de acoplamento de recipientes virtuais, como é o caso do octeto de paridade B3, ou proceder do bloco (11) de desacoplamento de recipientes virtuais , como é o caso do número de violações de paridade B3 dos recipientes virtuais recebidos, através da ligação (30). Este último é necessário para formar o octeto G1 do grupo POH. No caso de se seleccionar em transmissão, a estrutura de trama MTS-4-4c, as três colunas de octeto de enchimento do grupo POH replicam o valor do octeto de POH imediatamente anterior.MTA, through connection (28). The octets of the POH group can proceed from the block (14) of access to the transmission groups, through the connection (36), calculated within the block (10) of coupling of virtual containers, as is the case of the parity octet B3, or proceed from the decoupling block (11) of virtual containers, as is the case of the number of parity violations B3 of the virtual containers received, through the connection (30). The latter is necessary to form the G1 octet of the POH group. If the MTS-4-4c frame structure is selected for transmission, the three POH group octet columns replicate the value of the immediately preceding POH octet.

Pela ligação (37) recebe do bloco (15) de acoplamento de tramas síncronas, de acordo com a temporização da estrutura de trama, o sinal identificativo dos intervalos de octeto que pertencem ao recipiente virtual. A partir deste sinal e da sua própria temporização da estrutura do recipiente virtual gera, até ao bloco (12) de acoplamento de unidades administrativas e através da ligação (33), o sinal identificativo dos intervalos de octeto que pertencem ao recipiente de informação.Through the connection (37) it receives from the block (15) coupling of synchronous frames, according to the timing of the frame structure, the signal identifying the octet intervals that belong to the virtual container. From this signal and its own timing the structure of the virtual container generates, up to the block (12) for coupling administrative units and through the connection (33), the signal identifying the octet intervals that belong to the information container.

j) . - O bloco (11) de desacoplamento de recipientes virtuais desacopla os recipientes virtuais recebidos nas unidades administrativas e que lhe proporciona o bloco (13) de desacoplamento de unidades administrativas, através da ligação (34). Proporciona através da ligação (38), por um lado, os octetos do grupo POH recebido ao bloco (17) de acesso aos grupos de recepção, e por outro lado, o fluxo de informação, que conforma o correspondente recipiente, ao bloco (9) descodificador de MTA, através da ligação (29).j). - The block (11) for decoupling virtual containers decouples the virtual containers received in the administrative units and which provides the block (13) for decoupling the administrative units, through the connection (34). It provides through the connection (38), on the one hand, the octets of the POH group received to the block (17) of access to the receiving groups, and on the other hand, the flow of information, which makes up the corresponding container, to the block (9 ) MTA decoder, through connection (29).

O bloco (11) de desacoplamento de recipientes virtuais contabiliza num contador o número de violações da paridade B3 dos recipientes virtuaisThe decoupling block (11) of virtual containers counts in a counter the number of violations of parity B3 of the virtual containers

- 26 recebidos. O número de violações desta paridade em cada recipiente é posto à disposição do bloco (10) de acoplamento de recipientes virtuais para o acoplamento do octeto G1 do grupo ΡΟΗ. O contador pode ser utilizado para estimar a qualidade do serviço a nível de trajecto de transmissão no enlace de recepção.- 26 received. The number of violations of this parity in each container is made available to the block (10) for coupling virtual containers for the coupling of octet G1 of group ΡΟΗ. The meter can be used to estimate the quality of service at the level of the transmission path on the reception link.

O bloco (11) de desacoplamento de recipientes virtuais contem, além disso, outro contador que acumula os valores recebidos no octeto G1 do grupo POH das tramas recebidas. Este contador pode ser utilizado para estimar a qualidade do serviço a nível de trajecto de transmissão no enlace de transmissão.The block (11) for decoupling virtual containers contains, in addition, another counter that accumulates the values received in octet G1 of the POH group of the received frames. This counter can be used to estimate the quality of service at the level of the transmission path in the transmission link.

Os contadores anteriormente referidos podem ser lidos através da interface com o microprocessador externo.The aforementioned counters can be read through the interface with the external microprocessor.

k) . - O bloco (64) de transmissão de recipientes virtuais realiza a adaptação de secção quando o Terminador Flexível de Rede Síncrona, objecto deste invento, é programado para funcionar no modo HDS. Resolve os desvios de frequência que possam existir entre as estruturas de tramas síncronas de transmissão e os recipientes virtuais recebidos pela ligação (65), mediante o envio, pelas ligações (69) (Justificação positiva de frequência) e (70) (Justificação negativa de frequência), dos sinais pertinentes para que o bloco (12) de acoplamento de unidades administrativas modifique o valor do apontador de acordo com as regras de justificação de frequência. Para isso, supervisa o nível de ocupação da memória de processo de recipientes virtuais contida neste bloco. Quando a ocupação supera certo limiar de enchimento, o bloco (64) activa o sinal da ligação (70) para que se gere uma justificação negativa que tenda a esvaziar a memória. Quando o nível de ocupação da memória desce abaixo de um determinado limiar de esvaziamento, o bloco (64) activa o sinal da ligação (69) para que se gere uma justificação positiva que tenda a encher a memória.k). - The block (64) of transmission of virtual containers performs the section adaptation when the Flexible Synchronous Network Terminator, object of this invention, is programmed to work in HDS mode. It resolves the frequency deviations that may exist between the synchronous frame structures of transmission and the virtual containers received by the connection (65), by sending, through the connections (69) (Positive frequency justification) and (70) (Negative justification of frequency), of the pertinent signals so that the block (12) of coupling of administrative units modify the value of the pointer according to the rules of frequency justification. For this, it supervises the level of occupation of the process memory of virtual containers contained in this block. When the occupation exceeds a certain filling threshold, the block (64) activates the connection signal (70) in order to generate a negative justification that tends to empty the memory. When the memory occupation level falls below a certain emptying threshold, the block (64) activates the connection signal (69) in order to generate a positive justification that tends to fill the memory.

2) . - O módulo (1) de processo MTA funciona de acordo com o modo de funcionamento que se tenha programado para o Terminador Flexível de Rede Síncrona, objecto deste invento. Para o modo de funcionamento HDS, limita-se a adaptar os fluxos de recipientes virtuais, presentes nas interfaces paralelo (22) de saída e (20) de entrada, para os sinais internos dos blocos (13) de desacoplamento de unidades administrativas e (64) de transmissão de recipientes virtuais contidos no módulo (2) flexível de processo da HDS. Para o caso de que tenha sido programado para funcionar no modo HDS-MTA, o módulo (1) de processo MTA realiza:2) . - The MTA process module (1) works according to the operating mode that has been programmed for the Flexible Synchronous Network Terminator, object of this invention. For the HDS operating mode, it is limited to adapting the flows of virtual containers, present in the parallel interfaces (22) of output and (20) of input, for the internal signals of the blocks (13) of decoupling of administrative units and ( 64) transmission of virtual containers contained in the HDS flexible process module (2). In case it has been programmed to work in HDS-MTA mode, the MTA process module (1) performs:

- . Em transmissão: Adapta o fluxo de células MTA, presente na interface (20) paralelo de entrada, à cadência de acoplamento de recipientes. Para isso calcula e insere o campo de redundância cíclica (HDC) nos cabeçalhos das células MTA e realiza a aleatorização da carga útil das referidas células.-. In transmission: Adapts the flow of MTA cells, present in the parallel input interface (20), to the coupling cadence of containers. To do this, it calculates and inserts the cyclic redundancy field (HDC) in the headers of the MTA cells and performs the randomization of the payload of those cells.

-. Em recepção: Adapta a cadência de recipientes, desacoplados pelo bloco (11) de desacoplamento de recipientes virtuais do módulo (2) flexível de processo da HDS, ao fluxo de células MTA que se gera na interface (22) paralelo de saída. Para isso recupera o alinhamento de célula MTA, desaleatoriza as cargas úteis das mesmas e deteeta e corrige cabeçalhos de células MTA com erros simples.-. In reception: Adapts the cadence of containers, decoupled by the virtual container decoupling block (11) of the HDS flexible process module (2), to the flow of MTA cells that is generated in the parallel output interface (22). To do this, it retrieves the MTA cell alignment, de-randomizes their payloads and detects and corrects MTA cell headers with simple errors.

A composição do diagrama de blocos do módulo (1) de processo MTA configura-se dinamicamente de acordo com o estado do fio (35) de controlo de configuração, que é uma entrada primária do dispositivo. Estes blocos são:The block diagram composition of the MTA process module (1) is dynamically configured according to the state of the configuration control wire (35), which is a primary input of the device. These blocks are:

a).- Bloco (4) adaptador da interface de transmissão.a) .- Block (4) adapter of the transmission interface.

b) .- Bloco (5) adaptador da interface de recepção.b) .- Block (5) receiving interface adapter.

c) Bloco (6) de transmissão de MTA.c) MTA transmission block (6).

d) .- Bloco (7) de recepção de MTA.d) .- MTA reception block (7).

e) .- Bloco (8) codificador de MTA.e) .- MTA encoder block (8).

f) .- Bloco (9) descodificador de MTA.f) .- MTA decoder block (9).

a). - O bloco (4) adaptador da interface de transmissão, quando o dispositivo objecto deste invento é programado para funcionar no modo HDSMTA, adapta o fluxo de células MTA, presentes na interface (20) paralelo de entrada, ao bloco (6) de transmissão de MTA, através da ligação (24). A interface (20) paralelo de entrada aceita formatos de células MTA de 53 e 56 octetos. Este último para facilitar a interligação do Terminador Flexível de Rede Síncrona, objecto deste invento, com outros dispositivos comerciais que realizam funções da camada MTA da RDSI - BL de menor velocidade. A selecção de formato realiza-se mediante um sinal (21) de controlo de formato MTA de transmissão, que é uma entrada primária do dispositivo.The). - The transmission interface adapter block (4), when the device object of this invention is programmed to work in HDSMTA mode, adapts the flow of MTA cells, present in the parallel input interface (20), to the transmission block (6) of MTA, through connection (24). The input parallel interface (20) accepts 53 and 56 octet MTA cell formats. The latter to facilitate the interconnection of the Flexible Synchronous Network Terminator, object of this invention, with other commercial devices that perform lower speed ISDN - BL MTA layer functions. The format selection is carried out by means of a transmission MTA format control signal (21), which is a primary input of the device.

No caso do dispositivo estar programado para trabalhar em modo HDS, o bloco (4) adaptador da interface de transmissão adapta os fluxos dos recipientes virtuais, presentes na interface paralelo de entrada, aos sinais internos do bloco (64) de transmissão de recipientes virtuais pertencentes ao módulo (2) flexível de processo da HDS.In case the device is programmed to work in HDS mode, the transmission interface adapter block (4) adapts the flows of the virtual containers, present in the parallel input interface, to the internal signals of the transmission block (64) of virtual containers belonging to the HDS flexible process module (2).

b) . - O bloco (5) adaptador da interface de recepção, quando o dispositivo objecto deste invento, é programado para funcionar em modo HDSMTA, adapta o fluxo de células MTA que lhe chegam procedentes do bloco (7) de recepção de MTA e através da ligação (25), à interface paralelo de saída. A referida interface de saída aceita formatos de células MTA de 53 e 56 octetos. A selecção do formato é realizada mediante um sinal (23) de controlo de formato MTA de recepção, que é uma entrada primária do dispositivo.B) . - The receiving interface adapter block (5), when the device object of this invention, is programmed to work in HDSMTA mode, adapts the flow of MTA cells that arrive from the MTA reception block (7) and through the connection (25), to the parallel output interface. Said output interface accepts 53 and 56 octet MTA cell formats. The format selection is carried out by means of a receiving MTA format control signal (23), which is a primary input of the device.

No caso do dispositivo estar programado para trabalhar em modo HDS, o bloco (5) adaptador da interface de recepção adapta os fluxos de recipientes presentes na interface (22) paralelo de saída, através da ligação (66), aos sinais internos do bloco (13) de desacoplamento de unidades administrativas pertencentes ao módulo (2) flexível de processo da HDS.In case the device is programmed to work in HDS mode, the receiving interface adapter block (5) adapts the container flows present in the parallel output interface (22), through the connection (66), to the internal signals of the block ( 13) decoupling of administrative units belonging to the HDS flexible process module (2).

c). - O bloco (6) de transmissão de MTA contem a extremidade de armazenamento de células MTA de transmissão para realizar a função de adaptação à cadência dos recipientes (C-3, C-4 ou C-4-4c) a acoplar. Esta memória é capaz de armazenar até 1024 octetos do fluxo de células MTA. Quando a extremidade de armazenamento se encontra vazia, o bloco (6) de transmissão de MTA gera uma célula de repouso para seu transporte no recipiente correspondente. A referida célula não comporta informação do modo de transferência assíncrono, porém preserva a sequência que permite ao extremo distante realizar as funções de alinhamento de célula MTA. Quando a extremidade de armazenamento não está vazia, o bloco (6) de transmissão de MTA extrai da referida extremidade uma célula de MTA completa para seu transporte no recipiente correspondente. Quando a extremidade de armazenamento se encontra completamente cheia no momento de armazenar uma nova célula MTA, esta perde-se, desacoplando-se a cadência de células MTA, presentes na interface (20) paralelo de entrada, com a cadência de transmissão de recipientes virtuais.ç). - The MTA transmission block (6) contains the storage end of transmission MTA cells to perform the function of adapting to the cadence of the containers (C-3, C-4 or C-4-4c) to be coupled. This memory is capable of storing up to 1024 octets of the MTA cell stream. When the storage end is empty, the MTA transmission block (6) generates a resting cell for its transport in the corresponding container. Said cell does not contain information from the asynchronous transfer mode, but preserves the sequence that allows the far end to perform the MTA cell alignment functions. When the storage end is not empty, the MTA transmission block (6) extracts a complete MTA cell from said end for its transport in the corresponding container. When the storage end is completely full when storing a new MTA cell, it is lost, decoupling the cadence of MTA cells, present in the parallel input interface (20), with the cadence of transmission of virtual containers .

Do mesmo modo, o bloco (6) de transmissão MTA encarrega-se de transformar, para o caso de ser ter elegido o formato de célula de 56 octetos, este formato no formato normalizado de 53 octetos.In the same way, the MTA transmission block (6) is responsible for transforming, in case the 56-octet cell format has been chosen, this format in the standardized format of 53 octets.

O bloco (6) de transmissão de MTA dispõe de dois contadores de 24 bits cada um, um para contabilizar o número de células MTA transmitidas, e o outro para contabilizar o número de células perdidas por transbordamento da extremidade de armazenamento de células MTA. Ambos os contadores podem ser lidos através da interface (3) com o microprocessador externo, permitindo o primeiro estimar o volume de tráfego do modo de transferência assíncrono expedido e o segundo a probabilidade de perda do ponto de terminação realizado pelo Terminador Flexível de Rede Síncrona.The MTA transmission block (6) has two 24-bit counters each, one for counting the number of transmitted MTA cells, and the other for counting the number of cells lost by overflowing the MTA cell storage end. Both counters can be read through the interface (3) with the external microprocessor, allowing the first to estimate the traffic volume of the dispatched asynchronous transfer mode and the second the probability of loss of the termination point made by the Flexible Synchronous Network Terminator.

d) . - O bloco (7) de recepção de MTA, que recebe o fluxo de células MTA descodificadas do bloco (9) descodificador de MTA pela ligação (27), contem a extremidade de armazenamento de células MTA de recepção para realizar a função de adaptação da cadência de recepção de recipientes (C-3, C-4 ou C-4-4c) na interface (59) de entrada com a da geração de células MTA na interface (22) paralelo de saída. Esta memória é capaz de armazenar até 256 octetos do fluxo de células MTA descodificadas dos recipientes recebidos. Quando a extremidade de armazenamento de células MTA de recepção se achar completamente vazia, o bloco (7) de recepção de MTA gera uma célula não atribuível que não comporta informação do modo de transferência assíncrono.d). - The MTA receiving block (7), which receives the flow of decoded MTA cells from the MTA decoder block (9) via the connection (27), contains the receiving end of receiving MTA cells to perform the function of adapting the receiving rate of containers (C-3, C-4 or C-4-4c) at the input interface (59) with that of the generation of MTA cells at the parallel output interface (22). This memory is capable of storing up to 256 octets of the flow of decoded MTA cells from the received containers. When the storage end of receiving MTA cells is completely empty, the MTA receiving block (7) generates an unassignable cell that does not contain information from the asynchronous transfer mode.

Do mesmo modo, o bloco (7) de recepção de MTA encarrega-se de transformar, para o caso em que tenha sido elegido um tamanho de célula MTA de 56 octetos, as células recebidas do tamanho normalizado de 53 octetos para o tamanho elegido.Likewise, the MTA reception block (7) is responsible for transforming, for the case in which an MTA cell size of 56 octets has been chosen, the cells received from the standard size of 53 octets to the chosen size.

O bloco (7) de recepção de MTA contém, do mesmo modo, um contador de 24 bits para levar a contagem do número de células de informação MTA recebidas. A este contador pode-se aceder através da interface (3) com o microprocessador externo e serve para estimar o volume de tráfego, do modo de transferência assíncrono, recebido.The MTA receiving block (7) likewise contains a 24-bit counter for counting the number of cells of MTA information received. This counter can be accessed through the interface (3) with the external microprocessor and serves to estimate the volume of traffic, asynchronous transfer mode, received.

e) . - O bloco (8) codificador de MTA, que recebe o fluxo de células a codificar desde o bloco (6) de transmissão de MTA pela ligação (26), calcula o código de redundância cíclica (HEC) e aleatoriza a carga útil das células MTA recebidas, para o que dispõe de um aleatorizador auto-sincronizado cujo polinómio gerador é x⁴³+l.and) . - The MTA encoder block (8), which receives the flow of cells to be encoded from the MTA transmission block (6) through the link (26), calculates the cyclic redundancy code (HEC) and randomizes the cell payload MTA received, for which it has an auto-synchronized randomizer whose generator polynomial is x ⁴³ + 1.

f) . - O bloco (9) descodificador de MTA, que recebe o fluxo de informação que conforma o recipiente (C-3, C-4 ou C-4-4c) desde o bloco (11) de desacoplamento de recipientes virtuais pela ligação (29), realiza as funções de alinhamento de célula MTA, desaleatorização da carga útil das células, detecta erros nos cabeçalhos e corrige erros simples.f). - The MTA decoder block (9), which receives the information flow that forms the container (C-3, C-4 or C-4-4c) from the block (11) for decoupling virtual containers by the connection (29 ), performs the MTA cell alignment functions, de-randomizes the payload of the cells, detects errors in the headers and corrects simple errors.

Para recuperar o alinhamento de célula MTA o bloco (9) descodificador de MTA dispõe de uma máquina de três estados, um de BUSCA, outro de PRÉ-SINCRONISMO e um último de SINCRONISMO. No estado de BUSCA, o alinhador de célula MTA busca, octeto a octeto, a presença de redundância cíclica em grupos de 5 octetos. Quando encontra uma redundância cíclica correcta a máquina salta ao estado de PRE-SINCRONISMO. No estado de PRÉ-SINCRONISMO o alinhador de célula MTA comprova, célula a célula, a presença da redundância cíclica correcta. Se detecta 7 células consecutivas com redundância cíclica correcta, a máquina salta ao estado de SINCRONISMO, caso contrário passa ao estado de BUSCA. No estado de SINCRONISMO o alinhador de células verifica, célula a célula, a persistência das redundâncias cíclicas. Se detecta 6 células consecutivas com redundâncias cíclicas incorrectas, a máquina salta ao estado de BUSCA, caso contrário permanece no estado de SINCRONISMO. Só no estado de SINCRONISMO as células recebidas progridem até ao bloco de recepção de MTA, sendo as restantes descartadas.To recover the MTA cell alignment, the MTA decoder block (9) has a three-state machine, a SEARCH, a PRE-SYNCHRONISM and a last SYNCHRONISM. In the SEARCH state, the MTA cell aligner searches, octet to octet, for the presence of cyclic redundancy in groups of 5 octets. When it finds a correct cyclic redundancy, the machine jumps to the state of PRE-SYNCHRONISM. In the PRE-SYNCHRONISM state, the MTA cell aligner proves, cell by cell, the presence of the correct cyclic redundancy. If it detects 7 consecutive cells with correct cyclic redundancy, the machine will jump to the SYNCHRONISM state, otherwise it will go to the SEARCH state. In the SYNCHRONISM state, the cell aligner checks, cell by cell, for the persistence of cyclic redundancies. If it detects 6 consecutive cells with incorrect cyclic redundancies, the machine will jump to the SEARCH state, otherwise it will remain in the SYNCHRONISM state. Only in the SYNCHRONISM state do the cells received progress to the MTA reception block, the rest being discarded.

A desaleatorização da carga útil realiza-se mediante um desaleatorizador auto sincronizado cujo polinómio gerador é x⁴³ + 1.The payload deactivation is carried out by means of an auto-synchronized deactivator whose generator polynomial is x ⁴³ + 1.

Para detectar erros nos cabeçalhos e corrigir erros simples, o bloco (9) descodificador de MT A dispõe de uma máquina de dois estados, um de VERIFICAÇÃO e outro de CORRECÇÃO. No estado de CORRECÇÃO corrigem-se erros simples nos cabeçalhos das células MTA recebidas e descartam-se as células com erros múltiplos. Depois da detecção de uma célula com cabeçalho errado, quer seja com erro simples ou múltiplo, a máquina passa ao estado de VERIFICAÇÃO. Neste estado são descartadas todas as células com cabeçalho errado. A máquina permanece neste estado enquanto não se detectar uma célula MTA com cabeçalho correcto.To detect errors in the headers and correct simple errors, the MT A decoder block (9) has a two-state machine, one for VERIFICATION and the other for CORRECTION. In the CORRECTION state, simple errors in the headers of the received MTA cells are corrected and cells with multiple errors are discarded. After detecting a cell with the wrong header, whether with a single or multiple error, the machine goes into the CHECK state. In this state, all cells with the wrong header are discarded. The machine remains in this state until an MTA cell with the correct header is detected.

O bloco (9) descodificador de MTA contém dois contadores de 24 bits cada um que contabilizam, respectivamente, o número de células com cabeçalho errado, quer seja com erro simples quer com erro múltiplo, e o número de células rechaçadas, ou seja, com erros múltiplos. Ambos podem ser utilizados para, estimar a qualidade do serviço a nível MTA no enlace de recepção, podendo ser acedidos através da interface (3) com o microprocessador externo.The MTA decoder block (9) contains two 24-bit counters each that account, respectively, for the number of cells with the wrong header, whether with a single or multiple error, and the number of cells rejected, that is, with multiple errors. Both can be used to estimate the quality of service at the MTA level on the reception link, and can be accessed through the interface (3) with the external microprocessor.

3) . - A interface (3) com o microprocessador externo permite o acesso aos registos de programação e contadores de controlo do Terminador Flexível de Rede Síncrona, objecto deste invento, para assim se poder realizar e controlar as funções de programação e manipulação da informação de estatísticas. Do mesmo modo, facilita a geração dos alarmes de camada física de trajecto e secção da HDS e de MTA. A temporização da interface com o microprocessador externo é do tipo assíncrono com protocolo de reconhecimento de acesso de leitura ou escrita (DSACK).3). - The interface (3) with the external microprocessor allows access to the programming registers and control counters of the Flexible Synchronous Network Terminator, object of this invention, in order to be able to carry out and control the programming and manipulation functions of the statistical information. In the same way, it facilitates the generation of the physical layer alarms of the path and section of the HDS and MTA. The timing of the interface with the external microprocessor is asynchronous with a read or write access recognition protocol (DSACK).

Claims

1. Flexible synchronous network terminator that includes the transport of MTA (Asynchronous Transfer Mode) for use in Integrated Broadband Services Digital Networks (ISDN-BL), as well as in HDS (Digital Hierarchy) communication networks Synchronous), which in a first HDS-MTA mode performs the transmission convergence sublayer functions by simultaneously and continuously transforming an MTA flow into another of HDS frame structures selectable by programming and vice versa, and that in a second mode HDS behaves as a termination point for the HDS multiplexing section, performing in both modes the termination functions of the regeneration, multiplexing and adaptation sections of HDS's own sections, characterized by being structured according to an architecture that comprises a module ( 2) HDS process flexible, an MTA process module (1), as well as an interface (3) external microprocessor, said HDS flexible process module (2) being able to, in transmission, couple the virtual containers from the information provided by the MTA process module (1), and from them couple the administrative units, and the from the latter, the synchronous frames to be transmitted, selecting the type of virtual container, administrative unit and synchronous frame according to the state of a transmission control wires (54), which are primary inputs of the device, and enabled, in reception, to retrieve the octet and frame alignments of the synchronous frame received and decode from there the corresponding administrative unit, and from the latter decouple its corresponding virtual container, informing the received container to the MTA process module (1) , making the selection of the type of virtual container, administrative unit and synchronous frame according to the state of the threads s (61) of reception control, which are primary inputs of the device, with the process module (1) of the

MT A enabled, in transmission, to adapt the flow of MT A cells, present in the parallel input interface (20), to the coupling cadence of containers and, in reception, to adapt the cadence of containers, decoupled by the block (11) of decoupling of virtual containers from the flexible HDS process module (2), to the flow of MTA cells that is generated in a parallel output interface (22).

2. Flexible synchronous network terminator according to claim 1, characterized in that said flexible HDS process module (2) is structured according to a dynamically configured block diagram comprising an octet-shaped block (18) in serial format, a block (19) for converting series into octet format, a block (15) for coupling synchronous frames, a block (16) for decoupling synchronous frames, a block (14) for accessing groups of transmission block, a block (17) for receiving groups, a block (12) for coupling administrative units, a block (13) for decoupling administrative units, a block (10) for coupling virtual containers, a block ( 11) for decoupling virtual containers and a block (64) for transmitting virtual containers.

Synchronous flexible network terminator according to claim 2, characterized in that said series octet format conversion block (18) contains a series octet format converter usable for both MTS-0 frames (Synchronous transport module level 0), as MTS-1 (level 1 synchronous transport module), behaving for frames MTS-44c (level 4 synchronous transport module concatenated) as a signal adapter between a signal (46), indicative the synchronous frame to be transmitted, which arrives from the synchronous frame coupling block (15), and its corresponding frame output interface (58), its operation being governed by a transmission format control signal (57) , which is a primary input of the device, and is also capable of converting the internal levels of the signals to the PECL (Positive Emiter Complet Logic) levels of that interface (58).

Flexible synchronous network terminator according to claims 2 and 3, characterized in that said block (19) of series-to-octet format conversion contains a series-to-octet format converter, optionally for the frame structures MTS-0 and MTS-1, behaving, for the frame structures MTS-4-4c, as a signal adapter between the signals that arrive, coming from the input interface (59), and the block (16) synchronous frames, its operation being governed by a signal (60) of reception format, which is a primary input of the device, and still being able to convert the PECL levels of the interface (59) of input to the levels of the internal signals .

5. Flexible synchronous network terminator, according to claims 2 to 4, characterized in that said blocks (19, 18) converting series-to-octet format and octet-to-series format respectively are joined by physical layer loops through some connections (48,49) that allow to modify the origin of the flow of synchronous frames of transmission and reception, said loops being governed by signals (50, 51) of loop configuration control coming from the interface (3) with the microprocessor when the external loop is activated, the flow of synchronous frames received by the input interface (59) to the output interface (58), via the connection (48), so that the synchronous frame structures transmitted are the same as received.

6. Flexible synchronous network terminator according to claims 2 to 5, characterized in that said synchronous frame coupling block (15) is able to couple the selected synchronous frame structure, adding the octets of section groups to the units that generated by said block (12) for coupling administrative units, arrive at the connection (39), said octets being extracted from the coupling memory contained in the block (14) of access to the transmission groups, through a connection (41) or generated by the frame coupling block itself (15), providing an output signal (45) that remains active during the octet intervals that make up the first row of the section group (SOH) of the frame synchronous and which gives rise to the output pin (55), and an input connection (44) to said block (15) which is accessible from the input pin (56), which is used to align the structure a frame, so by connecting the output (55) of a flexible synchronous network terminator to the input (56) of another flexible synchronous network terminator, it is achieved that both generate HDS frames aligned in their structure, still making said block (15 ) frame randomization using a randomized polynomial.

7. Flexible synchronous network terminator according to claims 2 to 6, characterized in that said block (16) for synchronous frame decoupling is capable of octet alignment and the alignment and decoupling of the frame that arrives via a connection (47), carrying out the octet alignment as an extension of the frame alignment state machine, being available for the alignment of octets of two states, one of HOOKED and the other of NON-HOOKED, and for the three-state frame alignment machine, one for SEARCH, one for PRE-SYNCHRONISM and the last for SYNCHRONISM, in addition, said block (16) is able to extract from the frame structures received through the connection (47 ), the regeneration and multiplexing section groups that are stored, via a link (43), in an uncoupling memory contained in the block (17) of access to the reception groups, as well as controlling, media on a counter, the number of parity violations detected on reception, the said number of violations of this parity in each frame constituting the transmission MS-FEBE indication that is made available to the block (15) for synchronous frame coupling, through the connection (42), for its transmission, being able to read said counters through the interface (3) with the external microprocessor to estimate the quality of service at the level of multiplexing section in the transmission and reception links.

Flexible synchronous network terminator according to claims 2 to 7, characterized in that said block (14) for access to the transmission groups contains the double-port memory of regenerating section groups, multiplexing section and transmission path, said data being provided, via connections (41, 36), when necessary to the synchronous frame coupling block (15) to couple the regeneration and multiplexing section groups in the synchronous frame structures, and to the block (10) for coupling virtual containers to couple the path group in the virtual containers, being able to write in the coupling memory through the interface (3) with the external microprocessor, or even through an interface (53) to access the regeneration and multiplexing section groups and one (52) to access the path group.

Flexible synchronous network terminator according to claims 2 to 8, characterized in that said block (17) for access to the reception groups contains the decoupling memory of the regeneration section groups, multiplexing section and reception path and the data stored in this memory can be read through the interface (3) with the external microprocessor or the dedicated external interfaces (62, 63), the first to give access to the group of travel of the received virtual containers and the second to access the regeneration and multiplexing section groups of the received frame structures, the data being provided by the synchronous frame decoupling block (16), via the connection (43), and the virtual container decoupling block (11) by the connection (38 ).

10. Flexible synchronous network terminator according to claims 2 to 9, characterized in that said block (12) for coupling administrative units coupling the administrative units of level 3, level 4 or level 4 concatenated (AU-3, AU -4 and AU-4-4c), for which it is able to calculate and add the pointer of the administrative unit according to the relative start phase of the synchronous frame structures with respect to the virtual containers, depending on the source of the data flow input to said block (12) in the way in which the terminator has been programmed, in such a way that if it was programmed to work in HDS-MTA mode, the data will come from the block (10) for coupling virtual containers, through the connection (32), while it was programmed to work in HDS mode, the data will come from the block (64) of transmission of virtual containers, through the connection (68), said data flows being validated by d and sync signals (31) and (67) that identify the first octet of the structure of the virtual container, and indicating the way in which the terminator was programmed through the configuration control wire (35), which is a primary input the device.

11. Flexible synchronous network terminator according to claims 2 to 10, characterized in that said block (13) for decoupling administrative units decouples the administrative units that arrive through the connection (40) coming from the block (16 ) of decoupling synchronous plots, interpreting the associated pointer and making the necessary pointer movements so as to be able to determine the start position of the virtual container, counting in two internal counters the processes of positive or negative justification, respectively, suffered by the pointer of the administrative units received, being able to access both counters through the interface (3) with the external microprocessor, for the calculation of the frequency deviation between the virtual container structure and the received frame structure.

12. Flexible synchronous network terminator according to claims 2 to 10, characterized in that said block (10) for coupling virtual containers is able to couple virtual containers by adding the POH group (Group of path) to the container formed with the information flow that provides the block (8) encoding MTA, through the connection (28), being able to proceed the octets of the POH group of the block (14) of access to the transmission groups, through the connection (36), calculated inside the virtual container coupling block (10) itself, as is the case with the parity octet B3, or proceed from the virtual container coupling block (11), as is the case with the number of parity violations B3 of the received virtual containers , through the connection (30), receiving through a connection (37) of the block (15) of synchronous frame coupling, according to the frame structure timing, the signal identifying the intervals of octet that belong to the virtual container, to generate, from this signal and its own timing of the virtual container structure, even the administrative unit coupling block (12), it is through the connection (33), the identifying sign of the intervals of octet that belong to the information container.

13. Flexible synchronous network terminator, according to claims 2 to 11, characterized in that said block (11) for decoupling virtual containers is able to decouple the virtual containers received in the administrative units and that provides the block (13) for decoupling of administrative units, through the connection (34), providing through the connection (38), on the one hand, the octets of the POH group received to the block (17) of access to the receiving groups and, on the other hand, the flow of information that conforms the corresponding container to the block (9), decoder of MTA, through the connection (29), counting said block (11) of decoupling of virtual containers, in a counter, the number of violations of parity B3 of the received virtual containers , delivering it to the block (10) for coupling virtual containers for the coupling of octet G1 of the POH group, providing another counter in the same block (11), that the cumulates the values received in the G1 octet of the POH group of the received frames, being able to read said counters through the interface (3) of connection with the external microprocessor.

14. Flexible synchronous network terminator according to claims 2 to 11, characterized in that said block (64) of transmission of virtual containers is able to perform section adaptation when the terminator is programmed to work in HDS mode, solving the frequency deviations that may exist between the synchronous frame frames of transmission and the virtual containers received by a link (65) by sending through the links (69) (positive frequency justification) and (70) (negative frequency justification) , of the pertinent signals so that the block (12) of coupling of administrative units modify the value of the pointer according to the rules of frequency justification, supervising for this the level of occupation of the process memory virtual containers contained in this block.

15. Flexible synchronous network terminator according to claim 1, characterized in that said MTA process module (1) is structured according to a dynamically configured block diagram comprising a transmission interface adapter block (4), a receiving interface adapter block (5), an MTA transmission block (6), an MTA receiving block (7), an MTA encoder block (8) and an MTA decoder block (9).

16. Flexible synchronous network terminator, according to claim 14, characterized in that said transmission interface adapter block (4), when the device, object of this invention, is programmed to operate in HDS-MTA mode, adapt the flow of MTA cells, present in the parallel input interface (20), to the MTA transmission block (6), through the connection (24), so that the parallel input interface (20) accepts different formats of MTA cells to facilitate the interconnection of the terminator with other commercial devices that perform functions of the ISDN-BL MTA layer with less speed, making the format selection using a transmission MTA format control signal (21), which is a primary input of the device , and when the terminator is programmed to work in HDS mode, said transmission interface adapter block (4) adapts the flows of virtual containers, present in the parallel input interface , to the internal signals of the transmission block (64) of virtual containers belonging to the flexible process module (2) of the HDS.

17. Flexible synchronous network terminator according to claims 14 and 15, characterized in that said receiving interface adapter block (5), when the terminator is programmed to function as HDS-MTA mode, adapts the flow of MTA cells that arrive from the MTA reception block (7) and through the connection (25), the parallel output interface (22), accepting said output interface (22) different formats of MTA cells, making the selection format by means of a reception MTA format control signal (23), which is a primary input of the device, and when the terminator is programmed to work in HDS mode, the adapter block (5) of the reception interface adapts the containers present in the parallel outlet interface (22), through the connection (66), to the internal signals of the decoupling block (13) of administrative units belonging to the flexible process module (2) of the HDS.

18. Flexible synchronous network terminator according to claims 14 to 16, characterized in that said MTA transmission block (6) contains a storage end of transmission MTA cells to perform the function of adapting to the cadence of the containers ( C-3, C-4 or C-44c) to be coupled, and be able to transform from one octet format to another, having two counters, one to count the number of transmitted MTA cells and the other to count the number of cells lost due to overflow of the storage end of MTA cells, and both counters can be read through the interface (3) with the external microprocessor, allowing the first to estimate the traffic volume of the dispatched asynchronous transfer mode and the second the probability of loss of the termination point made by the terminator.

19. Flexible synchronous network terminator according to claims 14 to 17, characterized in that said MTA receiving block (7), which receives the flow of decoded MTA cells from the MTA decoder block (9) through a connection ( 27), contain the storage end of receiving MTA cells to perform the function of adapting the receiving rate of containers (C-3, C-4 or C-4-4c) at the inlet interface (59) with that of generation of MTA cells at the parallel output interface (22), said MTA receiving block (7) being capable of transforming, from an MTA cell size normalized to the chosen size, further containing a counter to take the number count of MTA information cells received, and it is possible to access said counter through the interface (3) with the external microprocessor to estimate the volume of traffic, of the asynchronous transfer mode, received.

20. Flexible synchronous network terminator according to claims 14 to 18, characterized in that said MTA encoding block (8) receives the flow of cells to be encoded from the MTA transmission block (6) through the connection (26) , calculating the cyclic redundancy code (HEC) and randomizing the payload of the received MTA cells, for which it has a self-synchronized randomizer with a given generator polynomial.

21. Flexible synchronous network terminator according to claims 14 to 19, characterized in that said MTA decoder block (9) receives the information flow that forms the container (C-3, C-4 or C4-4c) from the block (11) for decoupling virtual containers by the connection (29), and be able to perform the functions of MTA cell alignment, de-randomizing the payload of the cells, detecting errors in the headers and correcting simple errors, said block (9) for the implementation of a three-state machine, one for SEARCH, one for PRE-SYNCHRONISM and the last for SYNCHRONISM, with the payload being de-randomized by means of a self-synchronized de-reactor with a particular generator polynomial and also having the said MTA decoder block (19) of a machine with two states, one for VERIFICATION and the other for CORRECTION, for the detection of errors in the headers and for the correction of errors s simple, containing two counters that count, respectively, the number of cells with wrong headings, whether with single or multiple errors, and the number of cells rejected, that is, with multiple errors, which can be accessed through the interface (3) with the external microprocessor for its use in the estimation of the quality of service at MTA level in the reception link.