Przedmiotem wynalazku jest uklad zabezpiecza¬ jacy urzadzenia elektroniczne przed skutkami obni¬ zenia badz zaniku napiecia sieci zasilajacej przy¬ datny szczególnie dla komputerów i innych urzadzen informatyki. Wlaczanie, zalaczanie, zanik, badz ob¬ nizenie napiecia zasilajacego prowadzi do niszczenia programu oraz danych wprowadzanych do pamieci urzadzenia. Powoduje io koniecznosc ich ponowne¬ go, czasochlonnego wprowadzania. Aby tego uniknac stosuje sie odpowiednie uklady zabezpieczajace, dajace sygnaly: ostrzezenia i zerowania, sterujace urzadzeniem zabezpieczanym.Do takich rozwiazan nalezy uklad z opisu paten¬ towego nr-90 481. Z tego opisu patentowego wynika, ze -uklad zabezpieczajacy zawiera zespól kontrolny poziomu napiecia sieci zasilajacej, polaczony swym wyjsciem z zespolem generujacym impuls ostrze¬ zenia. Jedno wyjscie zespolu generujacego impuls ostrzezenia stanowiace zarazem jedno wyjscie dla calego ukladu, polaczone jest poprzez uklad opóz¬ nienia z jednym wejsciem ukladu dajacego impuls zerowania. Drugie wejscie ukladu dajacego impuls zerowania polaczone jest poprzez drugi zespól opóznienia z wyjsciem zespolu kontrolnego. Wyjscie zespolu generujacego impuls zerowania stanowi drugie wyjscie dla calego ukladu i polaczone jest bezposrednio z drugim wejsciem zespolu generuja¬ cego impuls ostrzezenia, którego drugie wyjscie polaczone jest równiez bezposrednio z trzecim wej¬ sciem zespolu dajacego impuls zerowania. Uklad zawiera elementy pamieciowe a wiec nie nadaje sie do zasilania z tej samej sieci co urzadzenie zabezpieczane.Uklad zabezpieczajacy wedlug wynalazku za¬ wiera zespól kontrolny z wejsciem podlaczonym do zródla zasilania oraz zespól generujacy sygnal ostrzezenia i zespól opóznienia dajacy sygnal zero¬ wania. Ponadto uklad zawiera zasilacz pomocniczy sluzacy do zasilania tego ukladu i podlaczony do tego samego zródla co zasilacz glówny urzadzenia zabezpieczanego. Wyjscie zespolu kontrolnego po¬ laczone jest z wejsciem zespolu generujacego sy¬ gnal ostrzezenia, którego jedno wyjscie polaczone jest z wejsciem zespolu opóznienia posiadajacym wyjscie dla sygnalu zerowania a drugie wyjscie zespolu generujacego stanowi wyjscie dla sygnalu ostrzezenia. Wejscie zasilacza pomocniczego podla¬ czone jest wraz z wejsciem zespolu kontrolnego do zródla napiecia sieci zasilajacej.Uklad wedlug wynalazku w stosunku do ukladu ze stanu techniki posiada znacznie prostsza postac, dzieki czemu zwieksza sie jego niezawodnosc co w przypadku ukladów zabezpieczajacych jest zagad¬ nieniem pierwszoplanowym. Przede wszystkim naj¬ bardziej jednak istotna zaleta rozwiazania bedacego przedmiotem wynalazku jest to, ze nie posiada elementów pamieciowych. Uklad zabezpieczajacy zasilany jest z tego samego zródla co urzadzenie zabezpieczane. W przypadku bowiem posiadania elementów pamieciowych jak w ukladzie wedlug 99 79890 798 opisu patentowego nr 90 481 uklad zabezpieczajacy wymaga stosowania oddzielnego zródla zasilania niepodlegajacego zaklóceniom. Wynika to stad, ze przy zaniku napiecia zasilajacego elementy pamie¬ ciowe nie zachowaja swego stanu i po ponownym wlaczeniu ustawiaja sie w sposób przypadkowy.Nowe rozwiazanie przedstawione jest na rysunku, na którym: Fig. 1 obrazuje konfiguracje polaczen zespolów, bedaca przedmiotem wynalazku. Fig. 2, Fig. 3, Fig. 4, Fig. 5 przedstawiaja mozliwosci reali¬ zacji zespolu generacyjnego. Fig. 6 przedstawia w 'sposób blokowy przyklad wykonania ukladu za¬ bezpieczajacego.Zgodnie z Fig. 1 uklad zabezpieczajacy zawiera zespól kontrolny ZK, zespól generacyjny ZG, zespól opóznienia ZO oraz zasilacz pomocniczy ZP.Wejscie Wek zespolu kontrolnego ZK podlaczone jest wraz z wejsciem Wez zasilacza pomocniczego ZP do zródla zasilania UZ. Wyjscie Wyk zespolu kontrol¬ nego ZK polaczone jest z wejsciem Weg zespolu generacyjnego ZG. Jedno wyjscie Wygi zespolu generacyjnego ZG polaczone jest z wejsciem Weo zespolu opóznienia ZO, a drugie wyjscie Wyg2 ze¬ spolu generacyjnego stanowi wyjscie dla sygnalu ostrzezenia SO. Wyjscie Wyo zespolu opózniajace¬ go ZO stanowi wyjscie dla sygnalu zerowania SZ.Wyjscie Wyz zasilacza ZP daje napiecie zasilajace uklad zabezpieczajacy.Zespól generacyjny ZG wedlug Fig, 2 zawiera separator S i uniwibrator ostrzezenia UO. Wejscie separatora S i wejscie uniwibratora ostrzezenia UO polaczone sa ze soba i stanowia wejscie Weg ze¬ spolu generacyjnego ZG. Wyjscie separatora S sta¬ nowi jedno wyjscie Wygi zespolu generacyjnego ZG laczone z ukladem opóznienia ZO a wyjscie uniwibratora ostrzezenia *UO stanowi drugie wyjscie Wyg2 zespolu generacyjnego ZG bedace wyjsciem dlarsygnalu ostrzezenia SO. Zespól generacyjny ZG wedlug Fig. 3 stanowi uniwibrator ostrzezenia UO.Jego wejscie stanowi wejscie Weg i zarazem jedno wyjscie Wygi zespolu generacyjnego ZG laczone z zespolem opóznienia ZO a wyjscie uniwibratora ostrzezenia UO stanowi drugie wyjscie Wyg2 ze¬ spolu generacyjnego ZG bedace wyjsciem dla sy¬ gnalu ostrzezenia SO.Uklady wedlug Fig. 4 i Fig. 5 podaja zespoly generacyjne, z których kazdy zawiera: bramke B typu NAND, uniwibrator blokady UB i uniwibrator ostrzezenia UO. Wedlug konfiguracji Fig. 4, wyj¬ scie -bramki B NAND polaczone jest z wejsciem uniwibratora ostrzezenia U|0 i zarazem stanowi jedno wyjscie Wygi zespolu generacyjnego ZG laczone z. zespolem opóznienia ZO, a wyjscie uni¬ wibratora ostrzezenia UO polaczone jest poprzez uniwibrator blokady *UB z jednym wejsciem bramki Bk NAND i stanowi zarazem drugie wyjscie Wyg2 zespolu generacyjnego ZG bedace wyjsciem dla sygnalu ostrzezenia SO. Drugie wejscie bramki B NAND stanowi wejscie Weg dla zespolu generu¬ jacego ZG. Wedlug konfiguracji Fig. 5, wyjscie bramki B NAND polaczone jest z wejsciem uniwi¬ bratora ostrzezenia UjO oraz poprzez uniwibrator blokady UB z jednym wejsciem bramki B NAND, Wyjscie bramki B NAND stanowi ponadto jedno wyjscie Wygi zespolu generacyjnego ZG laczone z zespolem opóznienia ZO, a wyjscie uniwibratora ostrzezenia UO stanowi drugie wyjscie Wyg2; ze¬ spolu generujacego ZG. Drugie wejscie bramki B NAND stanowi wejscie Weg dla zespolu feenera- cyjnego ZG.Dzialanie ukladu wedlug wynalazku zostanie omówione na przykladzie wykonania przedstawio¬ nym na Fig. 6. Napiecie zmienne ^e zródla zasi¬ lania UZ, które stanowi transfoisnator 30r podla- czony do sieci zasilajacej, podawanejJest' dfó zespolu kontrolnego ZK z prostownikiem Prri komparato¬ rem K. Przy obnizeniu napiecia sieci/ na wyjsciu Wyk zespolu kontrolnego ZK pojawia sie poziom zera logicznego doprowadzany do zespolu generu- Jacego ZG zawierajacego uniwibrator ostrzezenia UO i uklad blokady zbudowany z uniwibratora blokady UB oraz bramki B typu NANlMPoziom zera logicznego powoduje wystepowanie na wyjsciu bramki B jedynki logicznej wyzwalajacej uniwibra- tor ostrzezenia UO. Uniwibrator ten daje na wyj¬ sciu Wyg 2 impuls ostrzezenia SO, który w urza¬ dzeniu zabezpieczanym powoduje wpisanie wszy¬ stkich danych do pamieci po uprzednim przerwaniu operacji roboczych. Jednoczesnie sygnal jedynki z wyjscia bramki B poprzez uniwibrator blokady UB dajacy na swym wyjsciu zero logiczne, powo¬ duje blokade bramki B uniemozliwiajac dostep informacji z wyjscia Wyk zespolu kontrolnego ZK.Rozwiazanie takie uniemozliwia^ Wysylanie przez zespól generacyjny ZG serii szybko nastepujacych po sobie impulsów, które moglyby zaklócic prace zabezpieczanego urzadzenia. Sygnal z jednego wyj¬ scia Wygi zespolu generacyjnego ZG podawany jest do ukladu opóznienia ZO. Uklad ten zawiera czlon lo realizujacy odpowiednie opóznienie im¬ pulsu i czlon formujacy UF przebieg napiecia do postaci logicznej. Na wyjsciu Wyo zespolu opóznie¬ nia ZO otrzymujemy impuls zerowania SZ bloku¬ jacy prace zabezpieczanego urzadzenia. Dzieje sie 40 to w czasie, gdy zabezpieczane urzadzenie poprzez impuls ostrzezenia SO zostalo przygotowane do przerwania pracy.Po wlaczeniu sieci zasilajacej, napiecia wyjsciowe zasilacza pomocniczego ZP pojawiaja sie szybciej 45 niz napiecie zasilacza -urzadzenia zabezpieczanego.Dzieki temu uklad zabezpieczajacy zdolny do pracy wczesniej niz urzadzenie zabezpieczane. Stan taki osiagnieto dzieki mniejszym stalym czasowym.lado¬ wania kondensatorów w zasilaczu ZP ukladu za¬ bezpieczajacego niz w zasilaczu urzadzenia zabez¬ pieczanego. Z chwila osiagniecia przez napiecie sieci wlasciwej wartosci, zespól kontrolny ZK dostarcza sygnal do zespolu generacyjnego ZG.Uklad ten ZG steruje ukladem opóznienia ZO, na 55 którego wyjsciu po czasie propagacji l zanika sy¬ gnal zerujacy SZ, zezwalajac w ten sposób na prace urzadzenia zabezpieczanego. Stala propagacji 1 ze¬ spolu opóznienia ZO jest tak dobrana, aby zdazyly naladowac sie kondensatory zasilacza urzadzenia w zabezpieczanego. PLThe subject of the invention is a system protecting electronic devices against the effects of lowering or blackout of the supply voltage, useful especially for computers and other IT devices. Switching on, switching on, disappearance or reduction of the supply voltage leads to the destruction of the program and data entered into the memory of the device. It causes the necessity to reintroduce them, time-consuming. In order to avoid this, appropriate protection systems are used, giving signals: warning and reset, controlling the device to be protected. Such solutions include the system from patent description No.-90 481. It follows from this patent that - the protection circuit includes a voltage level control unit network, connected with its output to the unit generating the warning pulse. One output of the warning pulse generator, which is also one output for the whole circuit, is connected via a delay circuit to one input of the zero pulse circuit. The second input of the reset impulse generator is connected via the second delay unit to the control unit output. The output of the reset pulse generator is the second output for the entire system and is connected directly to the second input of the warning pulse generator, the second output of which is also connected directly to the third input of the reset pulse generator. The circuit contains memory elements and is therefore not suitable for supply from the same network as the protected device. The protection circuit according to the invention comprises a control unit with an input connected to the power source and a unit generating a warning signal and a delay unit giving a reset signal. In addition, the system includes an auxiliary power supply to power this system and connected to the same source as the main power supply of the protected equipment. The output of the control unit is connected to the input of the generating unit for the warning signal, one output of which is connected to the input of the delay unit having an output for the reset signal and the other output of the generating unit is output for the warning signal. The input of the auxiliary power supply is connected together with the input of the control unit to the voltage source of the supply network. The system according to the invention has a much simpler form compared to the system from the state of the art, which increases its reliability, which in the case of protection circuits is a priority issue. Above all, however, the most significant advantage of the solution that is the subject of the invention is that it does not have memory elements. The protection circuit is powered from the same source as the protected device. For in the case of having memory elements as in the system according to 99 79 890 798 of the patent specification No. 90 481, the security system requires the use of a separate power source, not subject to interference. This is because in the event of a power failure the memory elements do not retain their state and, after switching on again, they position themselves randomly. The new solution is presented in the drawing, in which: Fig. 1 shows the configuration of connections of the units, which is the subject of the invention. Fig. 2, Fig. 3, Fig. 4, Fig. 5 show the possibilities of implementing the generator set. Fig. 6 shows, in a block-like manner, an embodiment of the safety circuit. According to Fig. 1, the safety circuit comprises the control unit ZK, the generation unit ZG, the delay unit ZO and the auxiliary power supply ZP. The Wek input of the control unit ZK is connected with the input Wez the ZP auxiliary power supply to the UZ power source. The output of the ZK control unit is connected with the Weg input of the ZG generation unit. One output of the generator set ZG is connected to the input Weo of the delay set ZO, and the other output Wyg2 of the generator set is output for the warning signal SO. The output of the delay unit ZO is the output for the reset signal SZ. The output of the power supply ZP gives the voltage to the protection circuit. The generation unit ZG according to Fig. 2 comprises a separator S and a univibrator of warning UO. The input of the separator S and the input of the univibrator of the UO warning are connected with each other and constitute the input of Hungary of the ZG generation group. The output of the separator S constitutes one output of the ZG generator set connected with the delay system ZO, and the output of the warning univibrator * UO is the second output of the Wy2 generation of the ZG generating set, which is the output for the warning signal SO. According to Fig. 3, the generation unit ZG is a univibrator of the UO warning. Its input is the Weg input and at the same time one output of the ZG generation unit is connected with the delay unit ZO and the output of the warning unit UO is the second output of the Wyg2 from the ZG generation unit, which is the output for the signal SO warnings. The systems according to Fig. 4 and Fig. 5 list the generating sets, each of which includes: NAND gate B, UB blockade univibrator and UO warning univibrator. According to the configuration of Fig. 4, the NAND gate output B is connected with the input of the warning univibrator U | 0 and at the same time it is one output of the output of the ZG generation unit connected with the delay unit ZO, and the output of the warning univibrator UO is connected through the univibrator of the blockade * UB with one input of the Bk NAND gate and at the same time constitutes the second output Wyg2 of the ZG generator set, being the output for the warning signal SO. The second input of the B NAND gate is the Weg input for the generating team of ZG. According to the configuration of Fig. 5, the output of the B NAND gate is connected to the input of the UjO warning univibrator and through the UB lock univibrator to one input of the B NAND gate. The B NAND gate output is also one output of the ZG generation unit Wyga connected with the ZO delay unit, and the output of the univibrator of warning UO constitutes the second output of Wyg2; the generator ZG. The second input of the NAND gate B is the input Weg for the generation unit ZG. The operation of the system according to the invention will be discussed on the example of the embodiment shown in Fig. 6. The alternating voltage of the power supply UZ, which is the transformer 30r connected to of the supply network, supplied is the control unit ZK with the rectifier Prri of the comparator K. During the reduction of the mains voltage / at the output of the control unit ZK there is a logical zero level supplied to the generator unit of Jacego ZG including the univibrator of warning UO and the blocking system made of the univibrator UB locks and NAN1M-type gate B The level of logical zero causes the occurrence of logical one on the output of gate B, triggering the warning univariator UO. This univibrator gives an output of Wye 2 a warning pulse SO, which in the protected device causes all data to be written to the memory after prior interruption of the operating operations. At the same time, the signal of one from the output of the B-gate through the univibrator of the UB blockade, which gives a logical zero on its output, causes the block of the B-gate, preventing the access of information from the output of the control unit ZK. Such a solution prevents the ZG generation team from sending a series of rapidly successive pulses, which could interfere with the work of the protected device. The signal from one output of the ZG generator set is fed to the ZO delay system. This system includes a member that realizes the appropriate delay of the pulse and a member that shapes the voltage waveform into a logical form. At the output Wyo of the ZO delay unit, we receive a reset pulse SZ blocking the work of the protected device. This takes place at a time when the protected device has been prepared to interrupt operation by means of an SO warning pulse. After switching on the mains, the output voltages of the auxiliary power supply ZP appear faster than the voltage of the power supply - the device to be protected. Thus, the protection system is able to work earlier than device secured. Such a state was achieved thanks to the lower time constant of charging the capacitors in the power supply ZP of the protection circuit than in the power supply of the protected device. As soon as the network voltage reaches the correct value, the control unit ZK provides a signal to the generation unit ZG. This unit controls the delay system ZO, on the output of which after the propagation time l fades the signal that resets SZ, thus allowing the operation of the protected device . The propagation constant of the ZO delay unit is selected in such a way that the capacitors of the power supply of the device in the protected device would be charged. PL