PL99478B1 - Uklad do okreslania znaku poslizgu przy synchronizacji pradnic - Google Patents

Description

Przedmiotem wynalazku jest uklad do okreslenia znaku poslizgu przy synchronizacji pradnic.Znany jest uklad do okreslania znaku poslizgu przy synchronizacji pradnic (z prospektu dunskiej firmy Laur Knudsen Ltd), w którym dwa jednakowe tory skladaja sie z elementów obcinajacych polaczonych szerego¬ wo z elementami rózniczkujacymi i dalej z prostujacymi, o wyjsciach polaczonych z dwoma przeciwnymi wej¬ sciami elementów calkujacych. Uzyskany z nich sygnal poprzez elementy progowe steruje przerzutnikiern wyj¬ sciowym. Uklad taki charakteryzuje sie stosunkowo mala czuloscia.Istota wynalazku jest polaczenie wyjscia kazdego z przetworników z wejsciem elementu logicznego realizu¬ jacego koniunkcje zawartego w torze don równoleglym. Wejscie kazdego z elementów logicznych realizujacych koniunkcje jest takze polaczone z wyjsciem elementu rózniczkujacego i prostujacego, zawartego w tym samym torze.Natomiast wyjscia obu elementów logicznych realizujacych koniunkcje steruja przerzutnikiern R-S, który na wyjsciu ma dolaczony element logiczny realizujacy koniunkcje, kluczowany sygnalem bramkujacym.Uklad wedlug wynalazku charakteryzuje sie stosunkowo duza czuloscia oraz mozliwoscia sprawdzania znaku poslizgu praktycznie bez ograniczen, co do wartosci poslizgu.Uklad wedlug wynalazku przedstawiono w przykladzie wykonania na rysunku, w którym tor o wejsciu A jest zasilany z sieci, a tor z wejsciem B jest zasilany z pradnicy. Uklad sklada sie z przetworników 1, 2, elemen¬ tów rózniczkujacych i prostujacych 3,4, elementów logicznych realizujacych koniunkcje 5, 6 i 8 oraz przerzutni- ka R-S 7. Do zacisków wejsciowych A i B jest dolaczony w kazdym z torów jeden z dwóch jednakowych przetworników 1, 2, które przeksztalcaja napiecia sinusoidalne us- sieci oraz up- pradnicy na odpowiadajace im napiecia prostokatne usi oraz upi.Do wyjscia przetwornika 1 w torze sieci jest podlaczony element rózniczkujacy i prostujacy 3. Analogicz¬ nie w torze pradnicy, do wyjscia przetwornika 2 jest dolaczony element rózniczkujacy i prostujacy 4. Wyjscie elementu rózniczkujacego i prostujacego 3 z toru sieci oraz wyjscie przetwornika 2 z toru pradnicy sa polaczone1 99478 z wejsciem elementu logicznego 5, w którym jest realizowana koniunkcja. Wyjscie elementu rózniczkujacego i prostujacego 4 z toru pradnicy oraz wyjscie przetwornika 1 z toru sieci sa polaczone z wejsciem elementu logicznego 6 realizujacego koniunkcje. Wyjscia obu wymienionych elementów logicznych 5 i 6 steruja przerzutni- kiem R-S 7, którego wyjscie z kolei jest podlaczone do wejscia elementu logicznego 8 realizujacego koniunkcje.Na wejscie tego elementu jest podawany równoczesnie sygnal bramkujacy u^, równy wartosci logicznej jedynki dla okreslonej czesci zbocza opadajacego obwiedni napiecia dudnien.W celu okreslenia znaku poslizgu, równowaznemu okreslaniu znaku róznicy czestotliwosci fs napiecia ried us i czestotliwosci fp napiecia pradnicy up, napiecia te przeksztalca sie odpowiednio na przebiegi prostokatne, które nastepnie sa rózniczkowane i prostowane. Z tak przeksztalconych przebiegów i przebiegów prostokatnych sa realizowane odpowiednio parami koniunkcje, w wyniku których w obu torach - sieci i pradnicy, otrzymane ciagi impulsów steruja przerzutnikiem R-S. Sygnal wyjsciowy uzyskany jest z koniuakcji sygnalu z przerzutfiifca i napiecia bramkujacego up, równego wartosci logicznej jedynki dla okreslonej czesci zbocza opadajacego obwie- dni napiecia dudnien.Uformowany sygnal uwy, okreslajacy znak poslizgu na wyjsciu ukladu, ma postac; LIWy G gdy 1 gdy uB = 0 U ub '= 1 uB = 1 n n fs przy czym czas trwania sygnalu uwy o wartosci logicznej jedynki jest równy czasowi trwania napiecia bramkuja¬ cego Ufi. 2 '/¦ X \J i Praa Poligraf. UP PRL naklad 120+tB Cena 45 zl PL

Claims (1)

1. Zastrzezenie patentowe Uklad do okreslania znaku poslizgu przy synchronizacji pradnic, skladajacy sie z dwóch torów, z któiych kazdy zawiera przetwornik polaczony szeregowo z elementem rózniczkujacym i prostujacym, znamien¬ ny t y m, ze kazdy z przetworników (1,2) ma wyjscie polaczone jednoczesnie z wejsciem zawartego w torze don równoleglym elementu logicznego realizujacego koniunkcje (6, 5), przy czym wejscie kazdego z tych ele¬ mentów jest podlaczone takze z wyjsciem elementu rózniczkujacego i prostujacego (4, 3) zawartego w tym samym torze, a wyjscia wymienionych elementów logicznych realizujacych koniunkcje (6, 5) steruja przerzutni¬ kiem R-S (7), który na wyjsciu ma dolaczony element logiczny realizujacy koniunkcje (8), kluczowany sygnalem bramkujacym (ug). A & as UP ' / 2 "« u< 01 \ 3 4 1 ( U* PL