PL97186B1 - Sposob i przetwornik do przeksztalcania wartosci chwilowej napiecia,elektrycznych przebiegow okresowych o dowolnym ksztalcie na napiecie stale - Google Patents

Description

Przedmiotem wynalazku jest sposób i przetwor¬ nik do przeksztalcania wartosci chwilowej napie¬ cia, elektrycznych przebiegów okresowych o dowol¬ nym ksztalcie na napiecie stale. Wynalazek moze znalezc zastosowanie równiez do badania wartosci chwilowej przebiegów okresowych o dowolnym ksztalcie innych wielkosci elektrycznych a nawet i nieelektrycznych po sprowadzeniu ich do prze¬ biegów napieciowych.Znany sposób przeksztalcania wartosci chwilowej napiecia na napiecie stale polega na zapamietaniu tej wartosci w momencie strobowania przebiegu, poprzez gromadzenie ladunku elektrycznego na po¬ jemnosci. Ilosc ladunku a wiec i wielkosc napiecia ustalonego na pojemnosci jest wskaznikiem bada¬ nej wartosci chwilowej. Jest to analogowy sposób zapamietywania.Znany jest przetwornik zawierajacy strobowany klucz wlaczony w obwód miedzy zródlo badanego napiecia i kondensator, podlaczony z jednej strony do masy a z drugiej strony do wejscia wtórnika katodowego, o duzej opornosci wejsciowej. Wyjscie wtórnika jest zarazem wyjsciem przetwornika.Uklad ten znajduje sie w katalogu „Manuel d'applicatibns CIL" tome 1, str. 163 firmy SESCO- SEM, 1G72 r.Wedlug wynalazku istota rozwiazania polega na porównywaniu wartosci chwilowej badanego napie¬ cia z wyjsciowym napieciem stalym. Otrzymany wynik porównania jest w momencie strobowania zapamietywany w postaci binarnej. Przebieg na¬ piecia w postaci binarnej jest nastepnie usredniany do napiecia stalego, odpowiednio proporcjonalnego do badanej wartosci chwilowej.Przetwornik zgodnie z wynalazkiem ma uklad porównujacy, który zawiera impedancyjny dzielnik i porównujacy element z wejsciem odwracalnym i nieodwracalnym. Do wejsc ukladu porównujacego, bedacych wejsciami przetwornika, podlaczone sa badane zródla napiecia a wejscie ukladu porównu¬ jacego polaczone jest z wejsciem strobowanym ukladu pamietajacego.Wyjscie ukladu pamietajacego polaczone jest po¬ przez impendancje z wejsciem filtru dolnoprzepu- stowego ukladu usredniajacego. Do wejscia filtru dolnoprzepustowego ukladu- usredniajacego dola¬ czone jest ponadto poprzez impedancje zródlo na¬ piecia pomocniczego. Wyjscie ukladu usredniajace¬ go jest wyjsciem przetwornika i polaczone jest z ukladem porównujacym tworzac petle sprzezenia zwrotnego.Takie rozwiazanie pozwala na badanie wartosci chwilowej napiecia lub róznicy dwóch napiec z dokladnoscia rzedu mV i uwarunkowane jest do¬ kladnoscia porównujacego elementu. Stosujac na przyklad jako porównujacy element komparator SFC 2710 uzyskuje sie dokladnosc 2 mV. Doklad¬ nosc i zakres badanych wartosci chwilowych roz¬ szerza sie ponadto stosujac dodatkowo wzmacniacze.Wyboru chwili badania mozna dokonywac z do- 1)7 186s 97 186 4 kladnoscia rzedu nanosekund, dzieki zastosowaniu cyfrowego ukladu pamietajacego, który jest znacz¬ nie szybszy od ukladu analogowego. Zmieniajac moment wyboru chwili badania przebiegu, czyli po¬ lozenia impulsu strobujacego, mozna okreslic ksztalt krzywej przebiegu i to z dokladnosca znsfcz- nie wieksza niz pozwala na to znana metoda oscy¬ loskopowa. Rozwiazanie wedlug wynalazku ma szczególne znaczenie w technice pomiarów.Przedmiot wynalazku przedstawiony jest na ry¬ sunku, na którym fig. 1 przedstawia uklad bloko¬ wy przetwornika, fig. 2 przyklad wykonania prze¬ twornika wedlug ukladu blokowego fig. 1, fig. 3 dzielnik impedancyjny z wejsciem- symetrycznym, fig. 4 dzielnik impedancyjny z wejsciem niesyme¬ trycznym o malej opornosci wejsciowej, fig. 5 dzielnik impedancyjny z wejsciem niesymetrycz¬ nym o duzej opornosci wejsciowej.Jak widac na fig. 1, przetwornik do przeksztal¬ cania wartosci chwilowej napiecia na napiecie sta¬ le z wejsciami WEa, WEb dla badanych przebiegów, zawiera uklad porównujacy 1, uklad pamietajacy 2 i uklad usredniajacy 3. Polaczone sa one ze soba w ten sposób, ze wyjscie WY ukladu porównujace¬ go 1 polaczone jest z wejsciem WE ukladu pamie¬ tajacego 2. Wyjscie WY ukladu pamietajacego 2 po¬ laczone jest z wejsciem WE ukladu usredniajacego 3, którego wyjscie WY jest wyjsciem przetwor¬ nika a ponadto polaczone jest ono z wejsciem WEZ ukladu porównujacego, tworzac petle sprzezenia zwrotnego. W przykladzie wykonania przedstawio¬ nym na fig. 2, uklad porównujacy 1 zawiera im¬ pedancyjny dzielnik 4 i komparator 5 jako porów¬ nujacy element, którego wyjscie jest wyjsciem ukladu porównujacego 1. Wejscie odwracalne C komparatora 5 polaczone jest z wyjsciem WY2 im- pedancyjnego dzielnika 4, a wejscie nieodwracal¬ ne D z wyjsciem WYi impedancyjnego dzielnika 4.Uklad pamietajacy 2 stanowi strobowany prze- rzutnik typu D. Wyjsciem ukladu pamietajacego jest wyjscie Q lub Q w zaleznosci od tego czy uklad usredniajacy odwraca faze, oraz do którego z wejsc C lub D porównujacego elementu 5, po¬ przez impedancyjny dzielnik 4 podlaczona jest pe¬ tla sprzezenia zwrotnego. Petla ta w ogólnym bi¬ lansie powinna dawac ujemne sprzezenie zwrotne.Uklad usredniajacy zawiera integrator 7 jako filtr dolnoprzepustowy, do którego wejscia dolaczo¬ ne sa impedancje Zs, Z& w postaci rezystorów, z których impedancja Z5 podlaczona jest do zródla pomocniczego Up a impedancja Z6 do wyjscia ukla¬ du pamietajacego 2. Impedancyjny dzielnik 4 uwi¬ doczniony na fig. 2, moze byc w zaleznosci od po¬ trzeb realizowany w odmianach przedstawionych na fig. 3, fig. 4, fig. 5.Dzielnik impedancyjny 4 wedlug fig. 3 sklada sie z impedancji Zi, Z& Z3, Z4 w postaci rezystorów o jednakowej wartosci. Impedancje Zi, Z2 polaczone sa szeregowo, punkt wspólny tych impedancji sta¬ nowi wyjscie WYi impedancyjnego dzielnika 4.Drugi koniec impedancji Zi stanowi wejscie WEa przetwornika, a drugi koniec impedancji Z2 podla¬ czony jest do masy. Impedancje Z3, Z4 polaczone sa równiez szeregowo. Punkt wspólny tych impe¬ dancji stanowi wyjscie WY2 impedancyjnego dziel¬ nika 4. Drugi koniec impedancji Z8 stanowi wej¬ scie WEb przetwornika, a drugi koniec impedancji Z4 stanowi wejscie WEZ ukladu porównujacego 1.Impedancyjny dzielnik 4 wedlug fig. 4 sklada sie z impedancji Z3, Z4 w postaci rezystorów o jed¬ nakowej wartosci, polaczonych szeregowo. Punkt wspólny tych impedancji stanowi wyjscie WY2 im¬ pedancyjnego dzielnika 4. Koniec impedancji Z5 stanowi wejscie WEb przetwornika a drugi koniec impedancji Z4 stanowi wejscie WEZ ukladu porów¬ nujacego 1. Wyjscie WYi impedancyjnego dzielnika 4 stanowi masa.Impedancyjny dzielnik 4 wedlug fig. 5 sklada sie z impedancji Z3, Z4 w postaci rezystorów o jed¬ nakowej wartosci, polaczonych szeregowo. Punkt wspólny tych impedancji stanowi wyjscie WY2 im¬ pedancyjnego dzielnika 4. Drugi koniec impedancji Z3 podlaczony jest do masy a drugi koniec impe¬ dancji Z4 stanowi wejscie WEZ ukladu porównu¬ jacego 1. Wyjscie WYi impedancyjnego dzielnika 4 stanowi wejscie WEa przetwornika.Impedancyjny dzielnik 4 wedlug fig. 3 jest sto¬ sowany przy badaniu róznicy wartosci chwilowych przebiegów dwóch zródel napiecia, a impedancyjny dzielnik 4 wedlug fig. 4 i fig. 5 przy badaniu war¬ tosci chwilowej przebiegu jednego zródla napiecia wzgledem masy. Impedancyjny dzielnik 4 wedlug fig. 4 charakteryzuje sie mala opornoscia wejscio¬ wa a wedlug, fig. 5. duza opornoscia wejsciowa.Dzialanie przetwornika wedlug przykladu wyko¬ nania fig. 2 zawierajacego impedancyjny dzielnik 4 wedlug fig. 3, przedstawione jest ponizej. Omówio¬ ny jest tu przypadek dzialania przetwornika przy badaniu wartosci chwilowej róznicy napiec Ua, Ub.W momencie gdy komparator 5 znajduje sie w sta¬ nie równowagi, napiecia w punktach wejsciowych C i D komparatora a wiec i w punktach wyjscio¬ wych WY2, WYi impedancyjnego dzielnika 4 sa so¬ bie równe. Rozpatrujac uklad impedancyjnego- dzielnika 4 fig. 3 i zwiazane z nim napiecia, otrzy¬ muje sie: 1/2Ua = V2(Ub + Uwyj), przy warunku, ze impedancje Zi, Z2, Z3, Z4' sa sobie Tówne.Z powyzszej zaleznosci wynika, ze: Uwyj = Ua — Ub Gdy impedancje dzielnika 4 nie sa sobie równe, wówczas w zaleznosci miedzy napieciem wyjscio¬ wym i róznica badanych napiec, wystepuje wspól¬ czynnik proporcjonalnosci rózny od jednosci.Jesli komparator 5 nie znajduje sie w stanie równowagi na przyklad napiecie w punkcie D kom¬ paratora 5 jest wieksze niz w punkcie C, cz^yli na wyjsciu komparatora 5 istnieje napiecie dodatnie,, to przy pojawieniu sie impulsu strobujacego „strob", na wyjsciu Q przerzutnika 6 otrzymamy stan logiczny „1" a na wyjsciu Q stan logiczny „0" a wiec wartosc 0 V. Integrator 7 calkujac ujem¬ ne napiecie —Up, daje wówczas wzrastajace napie¬ cie Uwy. Wzrost napiecia Uwy nastepuje tak dluga az dzieki sprzezeniu zwrotnemu napiecie w punkcie C zrówna sie z napieciem w punkcie D i wówczas: Uwy ustali sie na poziomie, w rozpatrywanym przy¬ padku równym róznicy badanych napiec Ua i Ub. 40 45 50 55 6097186 6 PL

Claims (8)

1. Zastrzezenia patentowe 1. Sposób przeksztalcania wartosci chwilowej na¬ piecia, elektrycznych przebiegów okresowych o do¬ wolnym ksztalcie na napiecia stale, polegajacy na 5 zapamietywaniu wartosci chwilowej napiecia w momencie strobowania przebiegu, znamienny tym, ze badana wartosc chwilowa napiecia porównuje sie z wyjsciowym napieciem stalym, po czym wynik porównania w momencie strobowania zapamietuje io sie w postaci binarnej i usrednia do wyjsciowego napiecia stalego, odpowiednio proporcjonalnego do • badanej wartosci chwilowej.
2. 2. Przetwornik do przeksztalcania wartosci chwi¬ lowej napiecia, elektrycznych przebiegów okreso- 15 wych o dowolnym ksztalcie na napiecie stale, za¬ wierajacy uklad pamietajacy, znamienny tym, ze posiada uklad porównujacy (1) i uklad usredniaja¬ cy (3) polaczone tak, ze wyjscie ukladu porównu¬ jacego (1) polaczone jest z wejsciem ukladu pa- 2o mietajacego (2), _wyjscie ukladu pamietajacego (2) polaczone jest z wejsciem ukladu usredniajacego (3), którego wyjscie stanowi wyjscie przetwornika i polaczone jest z ukladem porównujacym (1) two- czac petle sprzezenia zwrotnego. 25
3. 3. Przetwornik wedlug zastrz. 2, znamienny tym, ze uklad porównujacy (1) posiada impedancyjny dzielnik (4) o dwu wejsciach bedacych wejsciami (WEa), (WEb) przetwornika i wejscie (WEZ) dla pe¬ tli sprzezenia zwrotnego oraz porównujacy element 30 (5) korzystnie komparator, którego wejscie odwra¬ calne (D) polaczone jest z drugim wyjsciem (WYJ dzielnika impedancyjnego (4) a wejscie nieodwra¬ calne (D) polaczone jest z drugim wyjsciem (WYJ dzielnika impedancyjnego {4).
4. 4. Przetwornik wedlug zastrz. 2, znamienny tym, ze uklad pamietajacy zawiera cyfrowy element pa¬ mietajacy (6) korzystnie przerzutnik typu D, posia¬ dajacy wejscie dla impulsu strobujacego.
5. 5. Przetwornik wedlug zastrz. 2, znamienny tym, ze uklad usredniajacy (3) zawiera filtr dolnoprze- pustowy (7) korzystnie integrator, do którego wej¬ scia podlaczone sa impedancje (Z5), (Ze) korzystnie rezystory, z których jedna (Z5) podlaczona jest do wyjscia ukladu pamietajacego (2) a druga (Zq) pod¬ laczona jest do zródla napiecia pomocniczego (Up).
6. 6. Przetwornik wedlug zastrz. 3, znamienny tym. 5 ze impedancyjny dzielnik (4) -sklada sie z impedan- cji (Zi), (Z2), (Z3), (Z4) korzystnie rezystorów, ko¬ rzystnie o jednakowej wartosci, przy czym impe¬ dancje (Zi), (Z2) polaczone sa szeregowo, punkt wspólny tych impedancji stanowi jedno wyjscie (WYi) impedancyjnego dzielnika (4), drugi koniec impedancji (Zi) stanowi jedno wejscie (WEa) prze¬ twornika a drugi koniec impedancji (Z2) polaczo¬ ny jest do masy, równiez impedancje (Z3), (Z4) po¬ laczone sa szeregowo, punkt wspólny tych impe¬ dancji stanowi drugie wyjscie (WY2) impedancyj¬ nego dzielnika (4), drugi koniec impedancji (Z3) sta¬ nowi drugie wejscie (WEb) przetwornika a drugi koniec impedancji (Z4) stanowi wejscie (WEZ) ukla¬ du porównujacego dla petli sprzezenia zwrotnego.
7. 7. Przetwornik wedlug zastrz. 3, znamienny tym, ze impedancyjny dzielnik (4) sklada sie z impe¬ dancji (Z3), (Z4) korzystnie rezystorów, korzystnie o jednakowej wartosci, polaczonych szeregowo, punkt wspólny tych impedancji stanowi jedno wyj¬ scie (WY2) impedancyjnego dzielnika (4), przy czym drugi koniec jednej impedancji (Z3) stanowi wej¬ scie (WEb) przetwornika, drugi koniec drugiej im¬ pedancji (Z4) stanowi wejscie (WEZ) ukladu po¬ równujacego (1) dla petli sprzezenia zwrotnego a drugie wyjscie (WYi) impedancyjnego dzielnika stanowi masa.
8. 8. Przetwornik wedlug zastrz. 3, znamienny tym, ze impedancyjny dzielnik (4) sklada sie z impe¬ dancji (Z3), (Z4) korzystnie rezystorów, korzystnie o jednakowej wartosci, polaczonych szeregowo, punkt Wspólny tych impedancji stanowi wyjscie (WY2) impedancyjnego dzielnika (4) przy czym dru¬ gi koniec jednej impedancji (Z3) podlaczony jest do masy, drugi koniec drugiej impedancji (Z4) stanowi wejscie (WEZ) ukladu- porównujacego (1) dla petli sprzezenia zwrotnego a drugie wyjscie (WY2) im¬ pedancyjnego dzielnika (4) stanowi wejscie (WEa) przetwornika. 15 20 25 30 1597 186 UaaWEa Uho"Eb i iwormka i WE z i WY f wy 3 WE 2 \WY r W£ Fig f Ua Uó _jyict Sirot 0 #£&. Wyjscie przetwornika Fig. 2 Ua ima if 1 i i Ub ]WEb ? I Kfi *Y 'Iwet Ua 9 iWEa *0 WY2 WYf i WEz UKY Fig 5 Fig. 3 W.Z.Graf. Z-d Nr 2, zam. 845/78, A4, 125 Cena 45 zl PL