PL97155B1 - Elektroniczny uklad eliminowania efektu odbic zestykow zwiernych - Google Patents
Elektroniczny uklad eliminowania efektu odbic zestykow zwiernych Download PDFInfo
- Publication number
- PL97155B1 PL97155B1 PL18754376A PL18754376A PL97155B1 PL 97155 B1 PL97155 B1 PL 97155B1 PL 18754376 A PL18754376 A PL 18754376A PL 18754376 A PL18754376 A PL 18754376A PL 97155 B1 PL97155 B1 PL 97155B1
- Authority
- PL
- Poland
- Prior art keywords
- effect
- capacitor
- electronic circuit
- contacts
- reflections
- Prior art date
Links
- 230000000694 effects Effects 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000010276 construction Methods 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Przedmiotem wynalazku jest elektroniczny uklad eliminujacy efekt odbic zestyków zwiernych wspólpra¬ cujacy z cyfrowymi ukladami.Znane i obecnie stosowane uklady eliminujace efekt odbic zestyków róznia sie w zaleznosci od rodzaju stosowanych styków oraz charakteru sygnalu wyjsciowego. Liczna grupe stanowia uklady wspólpracujace z ze¬ stykami zwiernymi dajace na wyjsciu sygnal logiczny w postaci krótkiego impulsu dodatniego lub ujemnego.Uklady te zawieraja obwody RC, w których stale czasowe ladowania i rozladowania kondensatora róznia sie od siebie kilkaset razy. Czas zaniku odbic zestyków zalezy od ich budowy i jest stosunkowo duzy w porównaniu z czasami propagacji sygnalów logicznych w ukladach cyfrowych. Nieliczna grupe stanowia uklady eliminujace efekt odbic zestyków dajace na wejsciu sygnal logiczny ciagly. Proste w budowie i niezawodne w dzialaniu sa uklady tej grupy, wspólpracujace z zestykami przelacznymi. Jednak styki przelaczone ze wzgledu na swoja stosunkowo zlozona budowe sa rzadko stosowane. Najczesciej stosuje sie styki zwierne (kontaktrony).Znany jest uklad formowania („Radioyy Konstrukter" rocznik VII nr 6 1971 r.) wspólpracujacy z zestyka¬ mi zwiernymi, dajacy na wyjsciu sygnal logiczny ciagly. Czas w ciagu którego moga wystepowac odbicia zesty¬ ków zalezy w nim od wartosci pojemnosci oraz wartosci oporników. Chcac uzyskac duzy czas ladowania konden¬ satora nalezy zastosowac duza wartosc pojemnosci lub duza wartosc opornika, zmniejszajac tym samym prad ladowania. Kondensator laduje sie pradem wyplywajacym z wejscia bramki oraz poprzez oporniki ze zródla zasilania. Stosowanie opornika o duzej wartosci zwieksza jednak jednoczesnie czas rozladowania a tym samym pogarsza skutecznosc pracy ukladu.Celem wynalazku jest zbudowanie elektronicznego ukladu eliminowania efektu odbic zestyków zwiernych, dajacego na wyjsciu sygnal logiczny ciagly, sterowanego bezposrednio stykami.Cel ten zostal osiagniety dzieki opracowaniu ukladu skladajacego sie z opornika poziomujacego, dwóch bramek logicznych polaczonych kaskadowo, kondensatora wtórze sprzezenia zwrotnego i diody na wejsciu pierwszej bramki.2 97 155 Takie polaczenie ukladu wedlug wynalazku zapewnia zwiekszenie czasu ladowania kondensatora tylko pradem wyplywajacym z wejscia bramki, nie zwiekszajac przy tym czasu rozladowania. Dzieki temu mozna stosowac kondensator o stosunkowo malej pojemnosci.Przedmiot wynalazku jest blizej wyjasniony w przykladzie wykonania na rysunku przedstawiajacym sche¬ mat ideowy elektronicznego ukladu eliminowania efektu odbic zestyków zwiemyeh.Uklad wedlug wynalazku sklada sie z dwóch bramek Bx i B2 polaczonych kaskadowo, kondensatora C w torze sprzezenia zwrotnego, diody D na wejsciu bramki Bt, oraz opornika R poziomujacego sygnal wejsciowy polaczony z napieciem zasilania Uc.W stanie poczatkowym pracy ukladu w punktach a i b wystepuje wysoki poziom sygnalu logicznego, na wyjscia Q poziom niski. Kondensator C jest wiec rozladowany. Pojawienie sie niskiego poziomu sygnalu logicz¬ nego w punkcie a spowodowane zwarciem styku K powoduje jednoczesna zmiane sygnalu w punkcie b. Wysta¬ pienie impulsu spowodowanego odbiciem zestyku K powoduje zmiane sygnalu w punkcie a z poziomu niskiego na wysoki. W tym momencie kondensator C wlaczony jest miedzy dwa punkty znajdujace sie na róznych poziomach napiec. Ladujacy sie kondensator C zwiera wejscie a bramki Bi do masy (przez wyjscie bramki B2) utrzymujac tam niski poziom sygnalu logicznego. Dzieki temu stan pracy bramek Bi i B2 nie ulega zmianie.Zanik impulsu spowodowany ponownym zwarciem zestyków K powoduje natychmiastowe rozladowanie kon¬ densatora C poprzez diode D i ukladjest w stanie wyeliminowac nastepne odbicia zestyków. PL
Claims (1)
1. Zastrzezenie patentowe Elektroniczny uklad eliminowania efektu odbic zestyków zwiernych, znamienny tym, ze zawiera uklad skladajacy sie z opornika poziomujacego (R) dwóch bramek (B!) i (B2) polaczonych kaskadowo, konden¬ satora (C) w torze sprzezenia zwrotnego i diody (D) na wejsciu bramki (Bt). Fio.l Prac. Poligraf. VP PRL r,Mr:i 12C i 18 Cena 45 zl PL
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL18754376A PL97155B1 (pl) | 1976-02-25 | 1976-02-25 | Elektroniczny uklad eliminowania efektu odbic zestykow zwiernych |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL18754376A PL97155B1 (pl) | 1976-02-25 | 1976-02-25 | Elektroniczny uklad eliminowania efektu odbic zestykow zwiernych |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL97155B1 true PL97155B1 (pl) | 1978-02-28 |
Family
ID=19975781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL18754376A PL97155B1 (pl) | 1976-02-25 | 1976-02-25 | Elektroniczny uklad eliminowania efektu odbic zestykow zwiernych |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL97155B1 (pl) |
-
1976
- 1976-02-25 PL PL18754376A patent/PL97155B1/pl unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4260907A (en) | Power-on-reset circuit with power fail detection | |
| EP0072686A2 (en) | A buffer circuit including inverter circuitry | |
| US3624518A (en) | Single pulse switch circuit | |
| US3906258A (en) | Failure detecting and inhibiting circuit | |
| CN115096467A (zh) | 温度检测电路、芯片及系统 | |
| US5465062A (en) | Transition detector circuit | |
| US3105160A (en) | Circuit providing a second parallel path for fast capacitor recharge | |
| US3483429A (en) | Low cost,solid state photocontrol circuit | |
| PL97155B1 (pl) | Elektroniczny uklad eliminowania efektu odbic zestykow zwiernych | |
| US4883993A (en) | Antibounce circuit for digital circuits | |
| GB1278650A (en) | Frequency divider circuit | |
| US4523104A (en) | Switch debounce circuit | |
| US3731190A (en) | Switching circuit for measuring the electrical power in two energy flow directions (delivered and returned) | |
| Amrani et al. | Logic design with unipolar memristors | |
| US3917960A (en) | MOS transistor logic circuit | |
| US3105912A (en) | Reversible counter with single input the polarity of which determines direction of count | |
| RU2053593C1 (ru) | Триггерное устройство | |
| CN112910458B (zh) | 一种计数电路及其迟滞电压产生方法 | |
| US3174081A (en) | Logic nor relay circuits | |
| US3124701A (en) | Richard l | |
| US3636383A (en) | Accurately switching bistable circuit | |
| US3575607A (en) | Arrangement for indicating change of state in one or several bistable elements | |
| US3201603A (en) | Switching circuits | |
| CN108259022B (zh) | 一种用于张弛振荡器的可有效防止比较器错判的滤波电路 | |
| US3331967A (en) | Time delay circuit employing scr controlled by timing-capacitor having plural current paths for total discharging thereof |