Przedmiotem wynalazku jest elektroniczny uklad eliminujacy efekt odbic zestyków zwiernych wspólpra¬ cujacy z cyfrowymi ukladami.Znane i obecnie stosowane uklady eliminujace efekt odbic zestyków róznia sie w zaleznosci od rodzaju stosowanych styków oraz charakteru sygnalu wyjsciowego. Liczna grupe stanowia uklady wspólpracujace z ze¬ stykami zwiernymi dajace na wyjsciu sygnal logiczny w postaci krótkiego impulsu dodatniego lub ujemnego.Uklady te zawieraja obwody RC, w których stale czasowe ladowania i rozladowania kondensatora róznia sie od siebie kilkaset razy. Czas zaniku odbic zestyków zalezy od ich budowy i jest stosunkowo duzy w porównaniu z czasami propagacji sygnalów logicznych w ukladach cyfrowych. Nieliczna grupe stanowia uklady eliminujace efekt odbic zestyków dajace na wejsciu sygnal logiczny ciagly. Proste w budowie i niezawodne w dzialaniu sa uklady tej grupy, wspólpracujace z zestykami przelacznymi. Jednak styki przelaczone ze wzgledu na swoja stosunkowo zlozona budowe sa rzadko stosowane. Najczesciej stosuje sie styki zwierne (kontaktrony).Znany jest uklad formowania („Radioyy Konstrukter" rocznik VII nr 6 1971 r.) wspólpracujacy z zestyka¬ mi zwiernymi, dajacy na wyjsciu sygnal logiczny ciagly. Czas w ciagu którego moga wystepowac odbicia zesty¬ ków zalezy w nim od wartosci pojemnosci oraz wartosci oporników. Chcac uzyskac duzy czas ladowania konden¬ satora nalezy zastosowac duza wartosc pojemnosci lub duza wartosc opornika, zmniejszajac tym samym prad ladowania. Kondensator laduje sie pradem wyplywajacym z wejscia bramki oraz poprzez oporniki ze zródla zasilania. Stosowanie opornika o duzej wartosci zwieksza jednak jednoczesnie czas rozladowania a tym samym pogarsza skutecznosc pracy ukladu.Celem wynalazku jest zbudowanie elektronicznego ukladu eliminowania efektu odbic zestyków zwiernych, dajacego na wyjsciu sygnal logiczny ciagly, sterowanego bezposrednio stykami.Cel ten zostal osiagniety dzieki opracowaniu ukladu skladajacego sie z opornika poziomujacego, dwóch bramek logicznych polaczonych kaskadowo, kondensatora wtórze sprzezenia zwrotnego i diody na wejsciu pierwszej bramki.2 97 155 Takie polaczenie ukladu wedlug wynalazku zapewnia zwiekszenie czasu ladowania kondensatora tylko pradem wyplywajacym z wejscia bramki, nie zwiekszajac przy tym czasu rozladowania. Dzieki temu mozna stosowac kondensator o stosunkowo malej pojemnosci.Przedmiot wynalazku jest blizej wyjasniony w przykladzie wykonania na rysunku przedstawiajacym sche¬ mat ideowy elektronicznego ukladu eliminowania efektu odbic zestyków zwiemyeh.Uklad wedlug wynalazku sklada sie z dwóch bramek Bx i B2 polaczonych kaskadowo, kondensatora C w torze sprzezenia zwrotnego, diody D na wejsciu bramki Bt, oraz opornika R poziomujacego sygnal wejsciowy polaczony z napieciem zasilania Uc.W stanie poczatkowym pracy ukladu w punktach a i b wystepuje wysoki poziom sygnalu logicznego, na wyjscia Q poziom niski. Kondensator C jest wiec rozladowany. Pojawienie sie niskiego poziomu sygnalu logicz¬ nego w punkcie a spowodowane zwarciem styku K powoduje jednoczesna zmiane sygnalu w punkcie b. Wysta¬ pienie impulsu spowodowanego odbiciem zestyku K powoduje zmiane sygnalu w punkcie a z poziomu niskiego na wysoki. W tym momencie kondensator C wlaczony jest miedzy dwa punkty znajdujace sie na róznych poziomach napiec. Ladujacy sie kondensator C zwiera wejscie a bramki Bi do masy (przez wyjscie bramki B2) utrzymujac tam niski poziom sygnalu logicznego. Dzieki temu stan pracy bramek Bi i B2 nie ulega zmianie.Zanik impulsu spowodowany ponownym zwarciem zestyków K powoduje natychmiastowe rozladowanie kon¬ densatora C poprzez diode D i ukladjest w stanie wyeliminowac nastepne odbicia zestyków. PL