Przedmiotem wynalazku jest sposób i uklad synchronizacji sieci lub generatorów pradu zmiennego, znajdujacy zastosowanie w pomiarach parametrów do synchronizacji w warunkach duzych poslizgów i duzych czasów wlasnych wylaczników.Znany jest sposób uzyskiwania stalego czasu wyprzedzenia, opisany w ksiazce S.Wyszkowski Elektrotechnika okretowa WM Gdansk 1971 r., w którym staly czas uzyskuje sie w rezultacie sumowania napiecia dudnien z przebiegiem jego pochodnej. Sposób ten ze wzgledu na przyjete w nim zalozenie aproksymujace pozwala na uzyskanie stalego czasu wyprzedzenia dla katów wyprzedzenia nie wiekszych od 20°.Niekorzystna cecha jest takze koniecznosc stosowania ukladu rózniczkujacego przebiegi wolnozmienne. Inne sposoby podane zostaly w opisach patentowych polskich nr 65365 i nr 67496. Polegaja one na tym, ze praca licznika rewersyjnego, którego stan poczatkowy odpowiada zadanemu czasowi wyprzedzenia, uzalezniona jest od przejscia napiecia dudnien przez dwa odpowiednio dobrane poziomy rózne od zera. Niekorzystna cecha tych rozwiazan jest koniecznosc dyskryminacji przejscia przebiegu dudnien przez dwa rózne od zera poziomy napiecia. Znane sa równiez uklady automatyczne synchronizujace, które wykorzystuja zasade sumowania przebiegu dudnien i jego pochodnej. Pozwalaja one na prawidlowe zalaczanie pradnic przy poslizgach do 1% i czasach wlasnych zadzialania wylaczników do 0,5 s.Znany jest z radzieckiego opisu wynalazku nr 416805 uklad do synchronizacji generatorów, którego wejscie stanowi uklad ksztaltujacy impulsy prostokatne o czasie trwania równym chwilowej wartosci róznicy faz synchronizowanych polaczony z blokiem rozdzialu impulsów niskiej czestotliwosci, i dalej z pierwszymi wejsciami dwóch modulatorów. Uklad ma ponadto generator impulsów wysokiej czestotliwosci o duzej stabilnosci polaczony z blokiem rozdzialu impulsów wysokiej czestotliwosci, którego wyjscie jest polaczone z dzielnikiem oraz z drugim wejsciem drugiego modulatora, Zas dzielnik polaczony jest z mieszaczem, do którego podawany jest sygnal z wyjscia bloku rozdzialu impulsów wysokiej czestotliwosci. Wyjscie mieszacza polaczone jest z drugim wejsciem pierwszego modulatora. Kazdy z modulatorów polaczony jest z licznikami, pomiedzy którymi wlaczony jest komparator. Komparator polaczony jest z bramka wyjsciowa, z której generowany jest2 92 162 sygnal synchronizacyjny. Ponadto do pierwszego z liczników dolaczony jest deszyfrator, polaczony dalej równiez z blokiem róznic czestotliwosci, do którego podawane sa równiez: sygnal z bloku rozdzialu impulsów niskiej czestotliwosci, sygnal z wyjscia pierwszego licznika oraz sygnal z wyjscia komparatora.Natomiast blok róznic czestotliwosci polaczony jest z bramka wyjsciowa, zas sygnal z wyjscia pierwszego licznika podawany jest na trzecie wejscia obu modulatorów.Sposób synchronizacji wedlug opisu wynalazku nr 416805 polega na tym, ze rozkaz na zalaczenie synchronizowanych generatorów jest wytwarzany ze stalym czasem wyprzedzenia przez porównanie chwilowych wartosci róznicy faz napiecia synchronizowanych generatorów z okreslona zadana wartoscia tej róznicy.Porównywanie to dokonywane jest w kazdym cyklu zmiany napiec synchronizowanych. Chwilowa wartosc róznicy faz jest wytwarzana przez podanie synchronizowanych napiec na uklad ksztaltujacy, wytwarzajacy impulsy prostokatne o czasie trwania równym tej wartosci. Impulsy te steruja generatorem wysokiej czestotliwosci o duzej stabilnosci. Ilosc impulsów wysokiej czestotliwosci, okreslona przez czas trwania impulsu prostokatnego i przedstawiona w postaci dyskretnej, odpowiada chwilowej wartosci róznicy faz synchronizowanych przebiegów. Wartosc ta po przeksztalceniu porównywana jest z wartoscia ustawiona w urzadzeniu, odpowiadajaca wymaganemu czasowi wyprzedzenia wylacznika synchronizowanego generatora do momentu, gdy wartosc róznicy faz synchronizowanych przebiegów przewyzsza wartosc dopuszczalna dla dokonania synchronizacji. Urzadzenie generuje sygnal blokujacy zalaczenie wylacznika.Jezeli wartosc róznicy faz miesci sie w wartosci okreslonej czasem opóznienia dzialania wylacznika, zostaje wygenerowany sygnal synchronizacji. Opisany sposób synchronizacji realizowany jest przy zalozeniu, ze róznica czestotliwosci synchronizowanych przebiegów jest mniejsza od róznicy dopuszczalnej, jezeli jest wieksza, generowany jest sygnal blokujacy mozliwosc synchronizacji. Sygnal ten wytwarzany jest przez porównanie wartosci dwóch kolejno po sobie nastepujacych sygnalów prostokatnych odpowiadajacych róznicy faz generowanych przebiegów, dokonywane w postaci dyskretnej. Róznica ta porównywana jest z wartoscia zadana odpowiadajaca maksymalnej dopuszczalnej róznicy czestotliwosci.Istota rozwiazania polega na tym, ze mierzy sie trzy czasy: pólokres lub jego wielokrotnosc jednego przebiegu, pólokres lub jego wielokrotnosc drugiego przebiegu oraz przesuniecie czasowe miedzy obu przebiegami, przy czym zakonczenie pomiaru przebiegu tych pólokresów inicjuje pomiar przesuniecia w czasie pomiedzy przebiegami, natomiast zakonczenie tego pomiaru nastepuje w chwili pierwszego przejscia przez zero przebiegu, którego pólokres zostal pomierzony wczesniej a kierunek tego przejscia jest identyczny z przejsciem rozpoczynajacym pomiar przesuniecia. Równoczesnie prowadzi sie rachube czasu wzgledem chwil zrównania sie faz.Uklad wedlug wynalazku sklada sie z dyskryminatorów pólokresu, generatora i impulsów wzorcowych, liczników pomiaru czasu, dyskryminatora fazy oraz bramek logicznych i sterownika pomiaru. Kazda z synchronizowanych sieci ma szeregowo polaczone przeksztaltnik sygnalu sinusoidalnego na prostokatny, dyskryminator pólokresu, bramke dwuargumentowa, licznik pomiaru czasu trwania pólokresu, ponadto wejscia obu dyskryminatorów pólokresu polaczone sa ze sterownikiem pomiaru, natomiast pozostale wejscia bramek dwuargumentowych polaczone sa z generatorem impulsów wzorcowych, równoczesnie wyjscie kazdego z dyskryminatorów pólokresu polaczone jest z dyskryminatorem fazy, który stanowia polaczone ze soba detektor sekwencji pomiarów pólokresów pierwszego i drugiego sygnalu oraz procesor wyzwalajacy chwile zakonczenia pomiaru przesuniecia w czasie, przy czym procesor polaczony jest z pierwszym wejsciem trójargumentowej bramki, a nastepnie wejscie tej bramki polaczone jest równoczesnie z procesorem i z detektorem sekwencji pomiarów pólokresów, natomiast ostatnie wejscie tej samej bramki polaczone jest z generatorem impulsów wzorcowych a wejscie trójargumentowej bramki jest polaczone z licznikiem pomiaru przesuniecia w czasie.Rozwiazanie wedlug wynalazku pozwala na bardzo dokladne wyznaczenie chwil zrównania sie faz dwóch sieci lub generatorów, nawet dla przebiegów rózniacych sie znacznie czestotliwoscia. Chwile te mozna wyznaczyc na podstawie jednego cyklu pomiarów. Ponadto eliminuje wplyw znieksztalcen przebiegów sinusoidalnych na wyznaczenie chwil zrównania sie faz nie wymagajac przy tym ukladów filtrujacych.Przyklad realizacji sposobu wedlug wynalazku uwidoczniono na rysunku, który przedstawia schemat blokowy ukladu.Wyznaczenie chwil zrównania sie faz dwóch przebiegów sinusoidalnych, co umozliwia wyznaczenie chwili podania sygnalu na wylacznik pradnicy ze stalym wyprzedzeniem w stosunku do chwili zrównania sie faz obu przebiegów, osiagnieto przez pomiar w okreslonej sekwencji metoda zliczania impulsów wzorcowych pólokresu lub jego wielokrotnosci napiecia sieci i pólokresu lub jego wielokrotnosci napiecia pradnicy oraz przesuniecia w czasie miedzy tymi napieciami. Do pomiarów przebiegi napiec sinusoidalne zamienia sie na prostokatne. Wyniki pomiarów przesyla sie do jednostki obliczajacej, która na ich podstawie oblicza chwile przejscia napiecia dudnien przez zero odniesione do chwili zakonczenia pomiaru. Pomiary rozpoczyna pomiar pólokresów obu przebiegów.92 162 '3 Nastepnie wykrywa sie, który pomiar zakonczono pózniej. Ustala sie takze kierunek przejscia przez zero konczacego pomiary pólokresów zakonczenie pomiarów pólokresów inicjuje poczatek pomiaru przesuniecia w czasie miedzy przebiegami. Pomiar przesuniecia w czasie konczy sie w chwili ponownego przejscia przez zero przebiegu, którego pólokres zostal pomierzony wczesniej, pizy czym kierunek tego przejscia musi byc identyczny z przejsciem rozpoczynajacym pomiar przesuniecia w czasie. Wyniki pomiarów oraz informacje, który przebieg wyznaczyl zakonczenie pomiaru przesuniecia w czasie zostaja przeslane dojednostki obliczeniowej.W przypadku gdy koniec pomiaru przesuniecia w czasie zostal wyznaczony przez pierwszy przebieg, chwile zrównania sie faz obu przebiegów, jednostka obliczeniowa okresla wedlug wzoru: w którym t oznacza czas, po którym nastapi zrównanie faz obu przebiegów, n — ciag liczb calkowitych, fi —czestotliwosc pierwszego przebiegu, f2 —czestotliwosc drugiego przebiegu, t12 —przesuniecie w czasie miedzy pierwszym i drugim przebiegiem.W przypadku gdy koniec pomiaru przesuniecia w czasie zostal wyznaczony przez drugi przebieg, chwile zrównania sie faz obu przebiegów okresla sie ze wzoru: n + f2*t21 w którym t21 oznacza przesuniecie w czasie pomiedzy przebiegiem drugim a pierwszym.Czestotliwosc fi, f2 oblicza sie na podstawie znajomosci czasu trwania pólokresów przebiegów.W ukladzie wedlug wynalazku, kazda z synchronizowanych sieci ma szeregowo polaczone przeksztaltnik sygnalu sinusoidalnego na prostokatny 1 lub 2, dyskryminator pólokresu 3 lub 4, bramke dwuargumentowa 5 lub 6, licznik; pomiaru czasu trwania pólokresu 7 lub 8, ponadto wejscia obu dyskryminatorów pólokresu 3 i 4 polaczone sa ze sterownikiem pomiaru 9, natomiast pozostale wejscia bramek dwuargumentowych 5 i 6 polaczone sa z generatorem impulsów wzorcowych 10, równoczesnie wyjscie kazdego z dyskryminatorów pólokresu 3 i 4 polaczony jest z dysktyminatorem fazy 11, który stanowia polaczone ze soba detektor 12 sekwencji pomiarów pólokresów pierwszego i drugiego sygnalu oraz procesor 13 wyznaczajacy chwile zakonczenia pomiaru przesuniecia w czasie, przy czym procesor 11 polaczony jest z pierwszym wejsciem trójargumentowej bramki 14, a nastepnie wejscie tej bramki 14 polaczone jest równoczesnie z procesorem 13 i detektorem 12, a ostatnie wejscie tej samej bramki 14 polaczone jest z generatorem impulsów wzorcowych 10, natomiast wyjscie trójargumentowej bramki 14 jest polaczone z licznikiem pomiaru przesuniecia w czasie 15. PL