PL91600B1 - - Google Patents

Download PDF

Info

Publication number
PL91600B1
PL91600B1 PL16523873A PL16523873A PL91600B1 PL 91600 B1 PL91600 B1 PL 91600B1 PL 16523873 A PL16523873 A PL 16523873A PL 16523873 A PL16523873 A PL 16523873A PL 91600 B1 PL91600 B1 PL 91600B1
Authority
PL
Poland
Prior art keywords
reservation
signal
block
interface bus
feedback
Prior art date
Application number
PL16523873A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL16523873A priority Critical patent/PL91600B1/pl
Publication of PL91600B1 publication Critical patent/PL91600B1/pl

Links

Landscapes

  • Bus Control (AREA)

Description

Przedmiotem wynalazku jest sposób rezerwacji szyny interfejsu, znajdujacy za¬ stosowanie w elektronicznej technice obliczenio¬ wej, konstrukcji maszyn cyfrowych, a w szczegól¬ nosci w przypadku wspóldzialania bloków maszy¬ ny cyfrowej.Stan techniki. W wiekszosci maszyn cyfrowych bloki, takie jak: procesory, pamieci operacyjne, ka¬ naly transmisji danych, pamieci zewnetrzne, jed¬ nostki sterujace urzadzeniami peryferyjnymi, i in¬ ne, dolaczone sa do wspólnej szyny zwanej szyna interfejsu, poprzez która komunikuja sie miedzy soba. Dla unikniecia wzajemnego zaklócania blok, który bedzie korzystal z szyny interfejsu, musi dokonac rezerwacji tej szyny.Znane sposoby rezerwacji szyny interfejsu wy¬ magaja centralnego ukladu sterujacego rezerwacja, lub tez cechuja sie scislym przestrzeganiem prio¬ rytetów zglaszajacych sie bloków. Stosowanie cen¬ tralnego ukladu sterowania rezerwacja jest nie¬ zgodne dla systemów modularnie rozbudowywa¬ nych i systemów wieloprocesowych. Wada rozwia¬ zan o bezwzglednym przestrzeganiu priorytetów zglaszajacych sie bloków jest mozliwosc calkowi¬ tego zablokowania dostepu do szyny interfejsu dla pewnych bloków o nizszym priorytecie. Przykla¬ dem moga byc rozwiazania stosowane w maszy¬ nach IBM, PDP, K202.Istota wynalazku. Bloki systemu polaczone sa petla przewodzaca sygnal zwany dalej sygnalem so rezerwacji. Petla biegnie od bloku o najnizszym priorytecie az do bloku o najwyzszym priorytecie.Sygnal rezerwacji biegnacy od bloków o najniz¬ szym priorytecie w kierunku bloku o najwyzszym priorytecie zwany jest dalej sygnalem podstawo¬ wym. Sygnal rezerwacji wracajacy od bloków o wyzszym priorytecie w kierunku bloków o niz¬ szym priorytecie zwany jest dalej sygnalem zwrot¬ nym. Kazdy blok, przez który przechodzi petla sygnalu rezerwacji, ma mozliwosc przekazywania dochodzacego do niego sygnalu w kazdym z kie¬ runków, przerwania petli w obu kierunkach oraz samodzielnego wysylania sygnalu podstawowego rezerwacji. W stanie spoczynkowym blok przewo¬ dzi dochodzacy do niego sygnal rezerwacji w obu kierunkach petli. Blok moze przystapic do rezer¬ wacji szyny interfejsu tylko wówczas, gdy nie od¬ biera sygnalów rezerwacji z zadnego kierunku pe¬ tli. Rezerwowanie szyny interfejsu dokonywane jest przez blok poprzez wyslanie sygnalu podsta¬ wowego oraz jednoczesne przerwanie obu kierun¬ ków petli sygnalu rezerwacji. Szyna interfejsu jest zarezerwowana dla danego bloku wówczas, gdy blok ten po wyslaniu sygnalu podstawowego od¬ bierze sygnal zwrotny.Zwalnianie szyny interfejsu dokonywane jest poprzez zaprzestanie wysylania sygnalu podstawo¬ wego z tym, ze przerwa obu kierunków petli zo¬ staje utrzymana az do zaniku sygnalu zwrotnego dochodzacego do tego bloku. 916003 Sposób rezerwacji szyny interfejsu wedlug wy¬ nalazku posiada nastepujace wlasnosci. Wszystkie bloki systemu rezerwuja szyne interfejsu w spo¬ sób jednakowy. Istnieje mozliwosc dowolnej roz¬ budowy systemu bez wprowadzania zadnych zmian w uprzednio zainstalowanych blokach. Priorytet dostepu do szyny interfejsu zalezy od miejsca ustawienia bloku w petli sygnalu rezerwacji i re¬ alizowany jest w sposób czestotliwosciowy, to zna¬ czy w przypadku stalej gotowosci kilku bloków do rezerwacji szyny interfejsu, kazdy nastepny blok, w kolejnosci malejacych priorytetów, uzyskuje do¬ step dwukrotnie rzadziej niz blok poprzedzajacy.Wyjatek stanowi blok o najnizszym priorytecie, który uzyskuje dostep tak samo czesto, jak blok poprzedni (przedostatni).Objasnienie rysunku. Na rysunku fig. 1 przed¬ stawiono uklad zlozony z ciagu bloków, przy czym blok L jest blokiem o najnizszym priorytecie, a blok N jest blokiem o najwyzszym priorytecie.Pokazano obieg sygnalu rezerwacji, przy czym sy¬ gnal A jest sygnalem podstawowym dochodzacym do bloku, sygnal B jest sygnalem podstawowym wychodzacym z bloku, sygnal C jest sygnalem zwrotnym dochodzacym do bloku, a sygnal Djest sygnalem zwrotnym wychodzacym z bloku. Sche¬ matycznie pokazano mozliwosc bloku polegajaca na przerywaniu sygnalu rezerwacji oraz wysyla¬ niu sygnalu podstawowego B.Na rysunku fig. 2. przedstawiono budowe ukla¬ du rezerwacji dla jednego bloku. Zaznaczono wejs¬ ciowy i wyjsciowy sygnal podstawowy: A i B oraz wejsciowy i wyjsciowy sygnal zwrotny: C i D.Wystepujacy na rysunku fig. 2 sygnal E oznacza gotowosc bloku do dokonania rezerwacji szyny in¬ terfejsu, a sygnal F oznacza, ze zostala dokonana rezerwacja szyny interface^ dla tego bloku. Po¬ kazany na rysunku fig. 2. uklad zbudowany jest z elementarnych funktorów logicznych: iloczynu 1, 8; zanegowanego iloczynu 2, 5, 7, 9, 10, 11, TT oraz negacji 3, 4.Wariant realizacji. Wariant realizacji pokazany jest na rysunku fig. 2. Uklad taki znajduje sie w kazdym bloku, który korzysta z szyny interfejsu.Polaczenie ukladów rezerwacji bloków wyEbnane jest jak pokazano na rysunku fig. 1. To znaczy, ze sygnal podstawowy B wychodzacy z bloku do¬ chodzi do bloku o wyzszym priorytecie jako wejs¬ ciowy sygnal podstawowy A oraz sygnal zwrotny D wychodzacy z bloku o wyzszym priorytecie do¬ chodzi do bloku o nizszym priorytecie jako wejs¬ ciowy sygnal zwrotny C. Ten sposób polaczenia sygnalu rezerwacji tworzy petle sygnalu przecho- 60* 4 dzaca przez wszystkie bloki. Dzialanie ukladu jak na rysunku fig. 2. jest nastepujace. Blok, który chce dokonac rezerwacji szyny interfejsu, jfrzysyla sygnal E. Uklad analizuje stan sygnalu rezerwacji w obu kierunkach petli i jezeli nie dochodzi don sygnal rezerwacji z obu kierunków, to przystepuje do wysylania sygnalu podstawowego B oraz prze¬ rywa petle sygnalu rezerwacji. Nastepnie uklad oczekuje na pojawienie sie sygnalu zwrotnego C.Pojawienie sie sygnalu zwrotnego C powoduje wy¬ slanie sygnalu F oznaczajacego, ze blok zarezer¬ wowal szyne interfejsu i moze z niej skorzystac.Przez caly czas od momentu gotowosci blólsu do rezerwacji szyny interfejsu az do konca korzysta- nia z szyny interfejsu przysylany jest sygnal E.Sygnal F pojawia sie wówczas, gdy zostala doko¬ nana rezerwacja szyny interface'u dla danego blo¬ ku.Zwolnienie szyny interfejsu przez blok polega na zaprzestaniu wysylania sygnalu E. Wówczas za¬ nika sygnal F i nastepuje zaprzestanie wysylania sygnalu podstawowego rezerwacji B, a po zaniku sygnalu zwrotnego rezerwacji C, uklad rezerwacji tego bloku wraca do stanu spoczynkowego. PL

Claims (3)

  1. Zastrzezenia patentowe 1. Sposób rezerwacji szyny interfejsu, znamien¬ ny tym, ze za pomoca bloku majacego dokonac 30 rezerwacji, przy spelnionym warunku braku sy¬ gnalu podstawowego rezerwacji z bloków o niz¬ szym priorytecie, rozpoczyna sie wysylanie sygna¬ lu podstawowego rezerwacji w petle sygnalu re¬ zerwacji biegnaca poprzez bloki o coraz wyzszym 35 priorytecie i potem zwrotnie az do bloku o naj¬ nizszym priorytecie, oraz jednoczesnie za pomoca bloku dokonujacego rezerwacji przerywa sie prze¬ chodzacy przez niego zwrotny kierunek petli sy¬ gnalu rezerwacji, przy czym rezerwacja uznana 40 jest za dokonana po otrzymaniu sygnalu zwrotne¬ go oraz, ze blok konczy wysylanie sygnalu pod¬ stawowego rezerwacji dopiero, gdy zwalnia szyne interfejsu.
  2. 2. Sposób rezerwacji wedlug zastrz. 1, znamien- 45 ny tym, ze oba kierunki petli sygnalu rezerwacji przerywa sie w bloku dokonujacym rezerwacji w czasie, gdy rezerwacja jest dokonana i ze przerwa¬ nia te utrzymuje sie az do zaniku sygnalu zwrot¬ nego. 50
  3. 3. Sposób rezerwacji wedlug zastrz. 2, znamien¬ ny tym, ze rozpoczecie rezerwacji uwarunkowane jest brakiem sygnalu zwrotnego rezerwacji. *91600 Fig. I B 2 L -Ctr<3q—<- Fig. 2 PL
PL16523873A 1973-09-15 1973-09-15 PL91600B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL16523873A PL91600B1 (pl) 1973-09-15 1973-09-15

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL16523873A PL91600B1 (pl) 1973-09-15 1973-09-15

Publications (1)

Publication Number Publication Date
PL91600B1 true PL91600B1 (pl) 1977-03-31

Family

ID=19964076

Family Applications (1)

Application Number Title Priority Date Filing Date
PL16523873A PL91600B1 (pl) 1973-09-15 1973-09-15

Country Status (1)

Country Link
PL (1) PL91600B1 (pl)

Similar Documents

Publication Publication Date Title
US4130864A (en) Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request
US4608700A (en) Serial multi-drop data link
US4293948A (en) Data transmission system
DE60036777T2 (de) Gerät zur Signalsynchronisierung zwischen zwei Taktbereichen
US3553656A (en) Selector for the dynamic assignment of priority on a periodic basis
EP0476990A2 (en) Dynamic bus arbitration
US3601806A (en) Digital time multiplexed bidirectional communications system
JP2553260B2 (ja) ネットワーク情報転送方法及び装置
EP0328237A2 (en) Data packet switching
JP2916508B2 (ja) バッファーされたデータパケットを通信回線網に伝送する方法と装置
HU176660B (en) Apparatus for transmitting signals from a processor unit of a computer system on a bus system to one or more processnr units
US4222116A (en) Digital logic for separating data and clock in Manchester-encoded data
PL91600B1 (pl)
GB1364958A (en) Data communication system
US4868814A (en) Multilevel concurrent communications architecture for multiprocessor computer systems
RU2115162C1 (ru) Сеть для маршрутизации сообщений
EP0227145B1 (en) Supervision circuit for a non-encoded binary bit stream
US3792439A (en) Storage arrangement for program controlled telecommunication exchange installations
US4091445A (en) Program switching monitor
US5682485A (en) Deadlock avoidance for switched interconnect bus systems
US4594590A (en) Demand driven access mechanism
JPS593614A (ja) 優先順位制御方式
US4387446A (en) Stack control system
JPS62230138A (ja) 二重化伝送路の切替装置
SU1410049A1 (ru) Устройство дл обмена данными