Przedmiotem wynalazku jest uklad elektroniczny do stabilizacji napiecia z zabezpieczeniem pradowym, stoso¬ wany zwlaszcza w zasilaczach pradowych elektronicznych urzadzen automatyki i pomiarów.W znanych z opisów patentowych polskich NrNr 60 621 i 71 612 stabilizatorach napiecia, tranzystor szeregowy sterowany jest pradem kolektora tranzystora sterujacego, którego emiter polaczony jest poprzez rezystor z masa ukladu. W ukladach tych,prad bazy tranzystora sterujace¬ go, a w konsekwencji i napiecie wyjsciowe stabilizatora jest proporcjonalne do sygnalu bledu uzyskanego z dodat¬ kowego obwodu zawierajacego zródlo napiecia odniesie¬ nia oraz tranzystor porównujacy napiecie wyjsciowe ze zródlem napiecia odniesienia.Uklad elektroniczny do stabilizacji napiecia z zabezpie¬ czeniem pradowym wedlug wynalazku umozliwia nieza¬ lezna i prosta regulacje pradu i napiecia wyjsciowego w szerokich granicach dzieki zastosowaniu diody Zenera stanowiacej obwód napiecia odniesienia oraz element sta¬ bilizujacy potencjal bazy tranzystora sterujacego, którego emiter polaczony jest w znany sposób z masa ukladu. - Uklad elektroniczny wedlug wynalazku sklada sie z tranzystora, którego baza polaczona jest z rezystorem i dioda Zenera stanowiaca uklad napiecia odniesienia oraz z ukladem dzielnika napiecia wyjsciowego laczacego sie poprzez tranzystor porównujacy i tranzystor wzmacniacza sygnalu z emiterem tranzystora sterujacego i rezystorem ograniczajacym prad wyjsciowy. j Zabezpieczenie pradowe zasilacza zrealizowano przez ograniczenie pradu bazy tranzystora spelniajacego role impendacji szeregowej. Po przekroczeniu okreslonej war¬ tosci pradu czerpanego z zacisków wyjsciowych stabiliza¬ tora, tranzystor sterujacy pradem bazy tranzystora szere¬ gowego zostaje spolaryzowany zaporowo, co powoduje szybki wzrost rezystancji emiter-kolektortranzystora sze¬ regowego i w konsekwencji szybkie zmniejszenie pradu czerpanego z zacisków wyjsciowych stabilizatora.Uklad elektroniczny wedlug wynalazku przedstawiony jest w przykladach wykonania na rysunku, na którym fig. 1 i fig. 2 przedstawiaja schematy ideowe ukladu.Niestabilizowane napiecie wejsciowe podawane jest na zacisk 1 i mase ukladu 12. Stabilizowane napieciewyjscio¬ we odbierane jest z zacisku 2 i masy ukladu 12. Miedzy zaciskiem wejsciowym 1 a zaciskiem wyjsciowym 2 wla¬ czona jest szeregowo impedancja sterowana w postaci tranzystora 3, którego baza polaczona jest galwanicznie z kolektorem tranzystora 4 sterujacego i którego emiter polaczony jest poprzez rezystor 5 z masa ukladu 12. Poten¬ cjal bazy tranzystora 4 wzgledem masy 12 stabilizowany jest dioda Zenera 6, która w polaczeniu z rezystorem 7 polaryzujacym wytwarza jednoczesnie napiecie odniesie¬ nia dla ukladu porównujacego na tranzystorze 8, którego baza polaczona jest z dzielnikiem napiecia wyjsciowego 10, 11, a kolektor polaczony jest galwanicznie z baza tranzys¬ tora 9 stanowiacego wzmacniacz sygnalu bledu. Prad ply¬ nacy przez zlacze emiter-kolektortranzystora 9 proporcjo¬ nalny jest do róznicy potencjalu bazy i emitera tranzystora 8. Potencjal emitera tranzystora 8 stabilizowany jest dioda Zenera 6. Wzrost napiecia wyjsciowego powoduje wzrost potencjalu bazy tranzystora 8 i pradu kolektora tranzysto- 9082690826 ra 9, powodujac na rezystorze 5 zmniejszenie róznicy potencjalu baza-emiter tranzystora 4 co powoduje zmniej¬ szenie pradu bazy tranzystora 3 i zwiekszenie rezystancji zlacza emiter-kolektor tranzystora 3, co w konsekwencji zmniejsza napiecie wyjsciowe.Zabezpieczenie pradowe dziala nastepujaco: przy wzroscie pobieranego pradu z zacisków wyjsciowych 2 i 12 maleje napiecie wyjsciowe i tranzystory 8, 9 przestaja przewodzic. Tranzystory4 i 3 polaryzowane sa w kierunku wzrostu przewodzenia i napiecie wyjsciowe wraca do po¬ ziomu stabilizowanego. W zakresie pradów wyjsciowych mniejszych od granicznej wartosci maksymalnej napiecie na rezystorze 5 jest wytworzone przez prady emiter-kolek¬ tor tranzystorów 4 i 9. Dla przypadku granicznego pradu wyjsciowego tranzystor 9 nie przewodzi. Wtedy prad emi¬ ter-kolektortranzystora 4 i napieciena rezystorze 5maleje ze wzgledu na stabilizacje potencjalu bazy tranzystora 4, napiecie baza-emiter tranzystora 4 powoduje wprowadze¬ nie tranzystorów 4 i 3 w stan zaporowy. Gdy dostatecznie wzrosnie rezystancja obciazenia zacisków wyjsciowych 2,12 ukladu, czesc pradu zerowego tranzystora 3 plynac przez rezystor 7 i zlacze baza-emiter tranzystora 4 spowo¬ duje samoczynne odblokowanie ukladu i ponowna stabili¬ zacje napiecia na zaciskach wyjsciowych. Zmieniajac war¬ tosc rezystora 5 mozna zmieniac wartosc maksymalna pradu wyjsciowego. Wlaczenie w galaz dzielnika napiecia wyjsciowego 10,11 potencjometru i polaczenie jego slizga- cza z baza tranzystora 8 umozliwiaplynna regulacje napie- cia wyjsciowego.Regulacja maksymalnego pradu wyjsciowego nie zalezy od nastawionego poziomu napiecia wyjsciowego, co po¬ zwala na budowe dokladnych zasilaczy o szerokim zakre- io sie regulacji napiec wyjsciowych i pradów obciazenia przy zachowaniu wysokich parametrów technicznych i uzytko¬ wych.. Sklad wykonano wDSP, zam. 1230 Druk w UP PRL, naklad 125 + 20 egz. PL