PL90497B1 - - Google Patents

Download PDF

Info

Publication number
PL90497B1
PL90497B1 PL17101074A PL17101074A PL90497B1 PL 90497 B1 PL90497 B1 PL 90497B1 PL 17101074 A PL17101074 A PL 17101074A PL 17101074 A PL17101074 A PL 17101074A PL 90497 B1 PL90497 B1 PL 90497B1
Authority
PL
Poland
Prior art keywords
pulses
circuit
input
clock
correction
Prior art date
Application number
PL17101074A
Other languages
Polish (pl)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL17101074A priority Critical patent/PL90497B1/pl
Publication of PL90497B1 publication Critical patent/PL90497B1/pl

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

Przedmiotem wynalazku jest sposób i uklad do elektrycznej regulacji wskazan zegarów posiadajacych urzadzenie calkujace sterowane wzorcowym sygnalem elektrycznym, majacy zastosowanie zwlaszcza w przy¬ padku elektronicznych zegarów cyfrowych. « Znany jest sposób elektrycznej regulacji wskazan zegarów posiadajacych urzadzenie calkujace sterowane wzorcowym sygnalem elektrycznym polegajacy na przesuwaniu fazy tego sygnalu. Podstawowa wada tego sposobu jest ograniczony zakres regulacji wskazan. Znany jest równiez sposób regulacji polegajacy na modulacji czestotliwosci sygnalu wzorcowego z okreslona dewiacja na czas trwania okreslonego odcinka czasowego wytworzonego w odrebnym urzadzeniu. Blad regulacji przeprowadzanej tym sposobem wynika glównie z niedokladnosci okreslenia dewiacji czestotliwosci oraz z braku korelacji pomiedzy sygnalem wzorcowym i poczatkowym oraz koncowym momentem odcinka czasowego, w którym zachodzi regulacja. Znane sa takze sposoby regulacji polegajace na odlaczaniu sygnalu wzorcowego od wejscia urzadzenia calkujacego na czas trwania wytworzonego w odrebnym urzadzeniu odcinka czasowego — w przypadku zmiany ujemnej, badz na wprowadzaniu dodatkowych, wytworzonych poza zegarem, impulsów elektrycznych do poszczególnych elemen¬ tów urzadzenia calkujacego —w przypadku zmiany dodatniej. Ze wzgledu na brak korelacji pomiedzy sygnalem wzorcowym i sygnalami korekcyjnymi, dodatkowymi impulsami i odcinkami czasowymi, w których zachodzi regulacja, dokladnosc przeprowadzanej takimi sposobami danej zmiany wskazan jest niewielka. < Stosowanymi dotychczas najczesciej urzadzeniami do dokladnej regulacji wskazan zegarów na drodze elektrycznej sa przesuwniki fazy sygnalu wzorcowego. Zakres regulacji uzyskiwany za ich pomoca jest ograniczony, zas dokladnosc regulacji pogarszaja bledy kalibracji oraz niestabilnosc przesuwników fazy w funkcji czynników zewnetrznych. Wada przesuwników fazy jest równiez trudnosc ich uzycia w przypadku, gdy wartosc zmiany wskazania zadana jest w postaci cyfrowej. < Urzadzenia wykorzystujace okresowa modulacje czestotliwosci sygnalu wzorcowego posiadaja stosunkowo skomplikowana budowe, zas realizowana przez te urzadzenia zmiana wskazan jest obarczona pewnym bledem.Równiez stosowane dotychczas znane urzadzenia odlaczajace sygnal wzorcowy od wejscia uktadu calkujacego zegara, badz wprowadzajace dodatkowe sygnaly do tego ukladu z zewnatrz — wykazuja niewielka dokladnosc.2 90497 Celem wynalazku jest opracowanie sposobu i ukladu do regulacji wskazan zegara na drodze elektrycznej, który bylby pozbawiony powyzszych wad z uwzglednieniem mozliwosci bezposredniego podlaczenia do cyfrowych Systemów przetwarzania danych pomiarowych.Istota wynalazku jest modyfikacja sygnalu wzorcowego przylozonego do wejscia urzadzenia calkujacego zegara polegajaca na dodawaniu do ciagu impulsów wzorcowych okreslonej liczby impulsów korekcyjnych rozmieszczonych w czasie pomiedzy impulsami wzorcowymi, badz eliminowaniu okreslonej liczby impulsów wzorcowych. Uklad wedlug wynalazku zawiera generator impulsów korekcyjnych skorelowanych z impulsami wzorcowymi przykladanymi na jego wejscie oraz na wejscie ukladu bramkujacego posiadajacego ponadto wejscie polaczone z wyjsciem generatora impulsów korekcyjnych i wejscie polaczone z wyjsciem komparatora porównu¬ jacego informacje doprowadzona z wyjsc licznika impulsów z informacja cyfrowa doprowadzona z innego urzadzenia oraz posiadajacego wyjscia polaczone z ukladem sumujacym i licznikiem impulsów, przy czym impulsy z wyjscia ukladu sumujacego doprowadzane sa do urzadzenia calkujacego zegara.Korelacja impulsów wzorcowych i korekcyjnych pozwala na wyeliminowanie bledów, które cechuja dotychczas stosowane elektryczne sposoby regulacji. Kontrole liczby dodatkowych impulsów korekcyjnych, badz eliminowanych impulsów wzorcowych realizuje sie z latwoscia na przyklad metodami licznikowymi. < Bardzo latwa jest realizacja cyfrowego sterowania ukladu wedlug wynalazku. Dzieki temu uklad ten moze znalezc zastosowanie zwlaszcza jako czlon wykonawczy systemu automatycznej cyfrowej korekcji wskazan zegara cyfrowego. < Przedmiot wynalazku przedstawiony jest na rysunku w postaci schematu blokowego ukladu do elektry¬ cznej zmiany wskazan zegara.Uklad sklada sie z generatora impulsów korekcyjnych 1, skorelowanych z impulsami wzorcowymi, ukladu bramkujacego 2, przelaczajacego impulsy wzorcowe i korekcyjne na odpowiednie wyjscia, ukladu sumujacego 3, który sumuje ciagi impulsów wzorcowych i korekcyjnych, licznika impulsów elektrycznych 4, oraz komparatora porównujacego dana wartosccyfrowa ze stanem licznika impulsów.Wspóldzialanie elementów ukladu jest nastepujace: W stanie wyjsciowym impulsy wzorcowe z wejscia W dochodza poprzez uklad bramkujacy 2 i uklad sumujacy 3 do wyjscia ukladu Z, zas licznik 4 jest wyzerowany.W przypadku dodatniej zmiany wskazan ciag impulsów korekcyjnych wytworzony w generatorze impulsów korekcyjnych 1 przepuszczany jest przez uklad bramkujacy 2 do ukladu sumujacego 3 oraz do licznika impulsów 4. Na wyjsciu ukladu Z pojawia sie suma ciagów impulsów wzorcowych i korekcyjnych, czemu towarzyszy dodatni chód zegara. Gdy ilosc zliczonych przez licznik 4 impulsów korekcyjnych staje sie równa wystepujacej na wejsciach K liczbie okreslajacej realizowana zmiane, sygnal z wyjscia komparatora 5 sprowadza uklad bramkujacy 2 do stanu poczatkowego. » W przypadku ujemnej zmiany wskazan impulsy wzorcowe kierowane sa przez uklad bramkujacy 2 do licznika 4, *zas do ukladu sumujacego 3 nie docieraja zadne impulsy, w wyniku czego chód zegara staje sie ujemny. Gdy ilosc zliczonych przez licznik 4 impulsów wzorcowych staje sie równa liczbie wystepujacej na wejsciach K ukladu, sygnal z wyjscia komparatora 5 przywraca stan wyjsciowy ukladu bramkujacego 2.Najprostsza realizacje ukladu uzyskuje sie w przypadku, gdy kazdemu impulsowi wzorcowemu towarzyszy podczas dodatniej zmiany wskazan jeden impuls korekcyjny. W takim przypadku informacja cyfrowa wystepu¬ jaca na wejsciach K okresla wartosc zmiany wskazania w tych samych jednostkach czasu dla zmian dodatnich i ujemnych. • PLThe subject of the invention is a method and a system for electrically regulating the indications of clocks having an integrating device controlled by a standard electric signal, applicable especially in the case of electronic digital clocks. There is a known method of electrically adjusting the indications of clocks having an integrating device controlled by a standard electric signal, consisting in shifting the phase of this signal. The main disadvantage of this method is the limited range of indicated adjustment. There is also a known method of regulation which consists in modulating the frequency of the reference signal with a specific deviation for the duration of a specific time segment produced in a separate device. The error of the regulation carried out in this way results mainly from the inaccuracy in determining the frequency deviation and the lack of correlation between the reference and initial signal and the final moment of the time segment in which the regulation takes place. There are also methods of regulation which consist in disconnecting the reference signal from the input of the integrating device for the duration of the time segment generated in a separate device - in the case of a negative change, or by introducing additional, generated outside the clock, electrical impulses to individual elements of the integrating device - in the case of positive change. Due to the lack of correlation between the reference signal and correction signals, additional pulses and time intervals in which the regulation takes place, the accuracy of a given change carried out by such methods is small. <The most frequently used devices for precise regulation of clocks in the electric path are phase shifters of the reference signal. The range of control obtained with their help is limited, and the accuracy of the control is worsened by calibration errors and instability of the phase shifters as a function of external factors. The disadvantage of phase shifters is also the difficulty of using them in the case when the value of the change of indication is given in digital form. <Devices that use periodic modulation of the frequency of the reference signal have a relatively complicated structure, while the change of indication performed by these devices is subject to a certain error. low accuracy.2 90497 The aim of the invention is to develop a method and system for electrically regulating the clock indications, which would be free of the above-mentioned drawbacks, taking into account the possibility of direct connection to digital measurement data processing systems. The essence of the invention is to modify the reference signal attached to the input of the clock integrator device consisting of by adding to the pattern of pattern pulses a certain number of correction pulses spaced in time between the pattern pulses, or eliminating a certain number of pattern pulses. The circuit according to the invention comprises a generator of correction pulses correlated with the reference pulses applied to its input and to the input of the gating circuit having further an input connected to the output of the correction pulse generator and an input connected to the output of the comparator of the comparator information supplied from the outputs of the pulse counter with other digital information of the device and having outputs connected to the summing circuit and the pulse counter, where the impulses from the output of the summing circuit are fed to the clock integrator. Correlation of the reference and correction impulses allows to eliminate errors that characterize the electric methods of regulation used so far. The control of the number of additional correction pulses or the eliminated reference pulses is easily carried out, for example, by means of counting methods. <It is very easy to implement the digital control of the system according to the invention. Thanks to this, this system can be used especially as an executive member of the system of automatic digital correction of digital clock indications. The subject of the invention is presented in the drawing in the form of a block diagram of a circuit for electrically changing the indications of the clock. The circuit consists of a generator of correction pulses 1, correlated with the reference pulses, a gating circuit 2, switching the pattern and correction pulses to the appropriate outputs, an adder circuit 3 , which sums the pattern and correction pulses, the electric pulses counter 4, and a comparator comparing a given digital value with the state of the pulse counter. The interaction of the circuit elements is as follows: In the initial state, the pattern pulses from the W input go through the gating circuit 2 and the summing circuit 3 to the output Z, while the counter 4 is zeroed. In the case of a positive change in the indication, the sequence of correction pulses generated in the generator of correction pulses 1 is passed through the gating system 2 to the summing system 3 and to the pulse counter 4. The sum of the pattern and correction pulses is displayed on the output of the Z system. , part the emu is accompanied by a positive clock movement. When the number of correction pulses counted by the counter 4 becomes equal to the number on the inputs K that determines the change implemented, the signal from the output of the comparator 5 brings the gating circuit 2 to the initial state. »In the case of a negative change in the indications, the reference pulses are directed through the gating system 2 to the counter 4, * while no pulses reach the adder 3, as a result of which the clock movement becomes negative. When the number of 4 reference pulses counted by the counter becomes equal to the number appearing on the K inputs of the system, the signal from the output of the comparator 5 restores the output state of the gating circuit 2. The simplest implementation of the circuit is achieved when each reference pulse is accompanied by one correction pulse during a positive change of the indicated signal . In this case, the digital information present at the inputs K determines the value of the change of indication in the same time units for positive and negative changes. • PL

Claims (2)

Zastrzezenia patentowe 1. Sposób elektrycznej regulacji wskazan zegara polegajacy na modyfikacji sygnalu wzorcowego przylozo¬ nego do wejscia urzadzenia calkujacego zegara, znamienny tym, ze do ciagu impulsów stanowiacych sygnal wzorcowy dodawana jest okreslona liczba impulsów korekcyjnych rozmieszczonych w czasie pomiedzy impulsami wzorcowymi, badz eliminowania jest z tego ciagu okreslona liczba impulsów wzorcowych.Claims 1. A method of electrically adjusting the indications of a clock by modifying the reference signal applied to the input of the clock calibrator, characterized in that a certain number of correction pulses distributed in time between the reference pulses or elimination is added to the sequence of pulses constituting the reference signal. a specific number of pattern pulses in this string. 2. Uklad do elektrycznej regulacji wskazan zegara o dana w postaci cyfrowej, znamienny tym, ze wejscie ukladu (W) jest polaczone poprzez uklad bramkujacy (2) z ukladem sumujacym (3) do wyjscia ukladu (Z) oraz wejscie (W) jest polaczone poprzez generator impulsów korekcyjnych (1), i poprzez uklad bramkujacy (2) z ukladem sumujacym (3) do wyjscia (Z) zas uklad bramkujacy (2) jest polaczony z licznikiem impulsów (4) który polaczony jest z komparatorem (5), oraz uklad posiada wejscie (K) do komparatora (5), który polaczony jest z ukladem bramkujacym (2).90 497 PL2. Circuit for electric regulation of clock indications with digital data, characterized in that the input of the circuit (W) is connected through the gating circuit (2) with the summing circuit (3) to the circuit output (Z) and the input (W) is connected through the generator of correction pulses (1), and through the gating device (2) with the summing device (3) to the output (Z) while the gating device (2) is connected to the pulse counter (4) which is connected to the comparator (5), and the system has an input (K) to the comparator (5), which is connected to the gating device (2). 90 497 EN
PL17101074A 1974-05-11 1974-05-11 PL90497B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL17101074A PL90497B1 (en) 1974-05-11 1974-05-11

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL17101074A PL90497B1 (en) 1974-05-11 1974-05-11

Publications (1)

Publication Number Publication Date
PL90497B1 true PL90497B1 (en) 1977-01-31

Family

ID=19967268

Family Applications (1)

Application Number Title Priority Date Filing Date
PL17101074A PL90497B1 (en) 1974-05-11 1974-05-11

Country Status (1)

Country Link
PL (1) PL90497B1 (en)

Similar Documents

Publication Publication Date Title
US3970919A (en) Regulating digital power supply
JPS57192876A (en) Measuring device for average frequency
PL90497B1 (en)
US3553582A (en) Method and apparatus for measuring a time interval
US3689754A (en) Function generator
US3087147A (en) Digital converter
SU771683A1 (en) Trigonometric function generator
SU862352A1 (en) Digital frequency synthesizer
SU809223A1 (en) Analog signal divider
SU741450A1 (en) Pulse-width function generator
SU911453A1 (en) Time interval measuring device
SU866492A1 (en) Infralow frequency meter
SU533879A1 (en) Phasometric device
SU834560A1 (en) Average pulse frequency digital non-linear meter
SU686038A1 (en) Device for computing convolution of functions
SU942010A1 (en) Device for forming random pulse train periods
SU922736A1 (en) Random pulse train generator
SU561169A2 (en) Driver for digital follow-up drive
SU577527A1 (en) Arrangement for multiplying frequencies
SU636630A1 (en) Square rooting arrangement
Youngbluth Jr Versatile LDV burst simulator
SU834823A1 (en) Digital pulse repetition frequency multiplier
SU826269A2 (en) Servo system
SU684503A1 (en) Meter of time intervals between pulse signals
SU790099A1 (en) Digital pulse repetition frequency multiplier