PL90062B1 - Frequency and phase control system[ca991709a] - Google Patents
Frequency and phase control system[ca991709a] Download PDFInfo
- Publication number
- PL90062B1 PL90062B1 PL1974171046A PL17104674A PL90062B1 PL 90062 B1 PL90062 B1 PL 90062B1 PL 1974171046 A PL1974171046 A PL 1974171046A PL 17104674 A PL17104674 A PL 17104674A PL 90062 B1 PL90062 B1 PL 90062B1
- Authority
- PL
- Poland
- Prior art keywords
- output
- input
- signal
- frequency
- shift register
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Transmitters (AREA)
- Dc-Dc Converters (AREA)
Claims (4)
- Zastrzezenia patentowe 1. Uklad sterowania faza i/lub czestotliwoscia sygnalu, generowanego przez generator znajdujacy sie na stacji lokalnej oddalonej od staqi centralnej, wzgledem sygnalu odniesienia generowanego przez generator czestotliwosci wzorcowej, znajdujacy sie na stacji centralnej, zawierajacy zespól porównujacy, którego zadaniem jest porównywanie sygnalu podstawowego przeslanego ze stacji lokalnej do staqi centralnej z sygnalem odniesienia i wytwarzanie sygnalu uchybu, zespól nadawczy, którego zadaniem jest okresowe przesylanie droga radiowa lub inna wytworzonego sygnalu uchybu do oddalonej stacji lokalnej, który to zespól nadawczy polaczony jest z wyjsciem zespolu porównujacego, zespól odbiorczy, znajdujacy sie na stacji lokalnej, przeznaczony do odbierania sygnalu uchybu nadanego ze stacji centralnej oraz zespól korekcyjny polaczony z,wyjsciem zespolu odbiorczego, wytwarzajacy sygnal poprawki, oddzialujacy na generator sygnalu podstawo¬ wego stacji lokalnej, znamienny tym, ze centralna stacja radiowa (1) zawiera zespól (7), porównujacy sygnal podstawowy przesylany laczem (3) ze stacji lokalnej (2) z sygnalem odniesienia generowanym przez90 062 7 generator (51 czestotliwosci wzorcowej, wytwarzajacy sygnal uchybu w postaci binarnej uwzgledniajacej wartosc i mak róznicy czestotliwosci sygnalu podstawowego odebranego ze stacji lokalnej (2) I sygnalu odniesienia oraz wartosc i znak róznicy faz tych dwóch sygnalów, a stacja odbiorcza (2) zawiera zalaczony do wyjscia zespolu odbiorczego (9) zespól wytwarzajacy sygnal poprawki, skladajacy sie z generatora (10) impulsów o modulowa nej szerokosci, którego pierwsze wejscie jest dolaczone do pierwszego wyjscia (2) zespolu odbiorczego (9), detektora kolejnosci impulsów (11), którego pierwsze i drugie wejscie sa dolaczone do pierwszego i drugiego wyjscia zespolu odbiorczego (9) i którego wyjscie jest dolaczone do drugiego wejscia generatora (10) impulsów o modulowanej szerokosci, inwertera (12), którego piersze wejscie jest dolaczone do drugiego wyjscia zespolu odbiorczego (9), drugie wejscie - z wyjsciem generatora (10) impulsów o modulowanej szerokosci, dwóch zródel (13. 14) pradu sterujacego zalaczonych do dwóch wyjsc inwertera (12) oraz kondensatora (15) dolaczonego do polaczonych ze soba wyjsc zródel (13, 14) pradu sterujacego, który to kondensator (15) jest zalaczony w obwodzie sterujacym generatora (6) sygnalu podstawowego lokalnej stacji radiowej (2).
- 2. Uklad wedlug zastrz, 1, znamienny tym, ze detektor kolejnosci impulsów (11) zawiera . za! iczony na wyjsciu rejestr przesuwajacy (22, 23) element ALBO (24) oraz element I przy czym pierwsze wejscie piprwszego stopnia (22) rejestru przesuwajacego jest polaczone z pierwszym wyjsciem zespolu odbiorczego (9) di'jgie wejscie — z drugim wyjsciem zespolu odbiorczego (9), a wyjscie z pierwszym wejsciem drugiego stopnia (23) rejestru przesuwajacego, którego drugie wejscie jest polaczone z pierwszym wejsciem pierwszego stopnia (22) rejestru przesuwajacego, a wyjscie z drugim wejsciem elementu ALBO (24), którego pierwsze wejscie jest po laczone z wyjsciem pierwszego stopnia (22) rejestru przesuwajacego a wyjscie — z,pierwszym wejsciem elemen¬ tu I (25) którego drugie wejscie jest polaczone z pierwszym wyjsciem zespolu odbiorczego (9), a wyjscie (26) z drugim wejsciem generatora (10) impulsów o modulowanej szerokosci. 3. Uklad wedlug zastrz. 1,znamienny tym, ze generator (10) impulsów o modulowanej szerokosci zawiera dwa obwody przelaczajace, których wejscia sterujace sa polaczone odpowiednio z wyjsciem (26) detektora (11) kolejnosci i pierwszym wyjsciem zespolu odbiorczego (9) i których wyjscia sa polaczone odpowiednio z pierwszym i drugim wejsciem komparatora napiecia (30), którego wyjscie jest wyjsciem genera¬ tora (10) impulsów o modulowanej szerokosci, przy czym kazdy z obwodów przelaczajacych zawiera zalaczony na wyjsciu kondensator (31, 35), których to kondensatorów obwody rozladowania zamykaja sie przez rezystor (33. 36) ograniczajacy zalaczony do zacisku wyjsciowego elementu przelaczajacego (34, 37) l,e1ement przelaczajacy (34, 37) i których obwody ladowania zamykaja sie przez rezystory (32, 38), przylaczone do wspólnego punktu polaczenia kondensatora (31 „35) i rezystora ograniczajacego (33, 36) i przez zródlo zasilania (7). 4. Uklad wedlug zastrz. 1,znamienny tym, ze detektor bledu (7) znajdujacy sie na centralnej stacji (1) zawiera dwa zalaczone na wejsciu wzmacniacze-ograniczniki szczytowe (40, 41), przy czym do wejscia pierwszego wzmacniacza (40) doprowadzany Jest sygnal odniesienia, a do wejscia drugiego wzmacniacza (41) sygnal podstawowy przesylany ze stacji lokalnej (2), rejestr przesuwajacy (43, 44) zalaczony do wyjscia pierwszego wzmacniacza-ograniczntka (40), uklad spustowy (42), którego wejscie jest zalaczone do wyjscia drugiego wzmacniacza ogranicznika (41), a wyjscie do drugiego wejscia pierwszego stopnia (43) rejestru i przesuwajacego, obwód opózniajacy (47) zalaczony do wyjscia pierwszego wzmacniacza-ogranicznika (40), element ALBO (45), którego jedno wejscie jest dolaczone do wyjscia pierwszego stopnia (43) rejestru przesuwajacego, drugie wejscie - z wyjsciem drugiego stopnia (44) rejestru przesuwajacego a wyjscie - z wejs¬ ciem drugiego ukladu spustowego (46), którego wyjscie jest dolaczone do jednego z wejsc elementu \ (48), którego drugie wejscie jest polaczone z wyjsciem obwodu opózniajacego (47), oraz drugi rejestr przesuwajacy (49), którego pierwsze wejscie jest polaczone z wyjsciem pierwszego stopnia (43) rejestru przesuwajacego, drugie wejscie - z wyjsciem elementu I (48) a wyjscie (52) - z wejsciem zespolu nadawczego (8), którego drugie wejscie jest polaczone z drugim wyjsciem (53) detektora bledu (7), którym jest wyjscie drugiego stopnia (43) rejestru przesuwajacego.90 062 Li. FIG.1 15, 12- ±34 J2 '11 ns 14 J < Li i L_a :i. CZH l1^ L^.
- 3 FIG. 2 37 ^ FIG.3 *^38 32^ 30 ¥ .55 33 54; 1111 ¦f^-31 FIG.
- 4. 47. zu: 46' 45-7T~r 50 40- 43-) L. ^zb-£ TT 52 44 -£• A^J 53 Prac. Poligraf. UP PRL naklad 120+18 Cena 10 zl PL
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7317364A FR2230116B1 (pl) | 1973-05-14 | 1973-05-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL90062B1 true PL90062B1 (en) | 1976-12-31 |
Family
ID=9119285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL1974171046A PL90062B1 (en) | 1973-05-14 | 1974-05-14 | Frequency and phase control system[ca991709a] |
Country Status (8)
| Country | Link |
|---|---|
| JP (1) | JPS5019320A (pl) |
| CA (1) | CA991709A (pl) |
| DE (1) | DE2423192A1 (pl) |
| FR (1) | FR2230116B1 (pl) |
| GB (1) | GB1437671A (pl) |
| IT (1) | IT1015993B (pl) |
| NL (1) | NL7406391A (pl) |
| PL (1) | PL90062B1 (pl) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE439083B (sv) * | 1981-11-30 | 1985-05-28 | Ellemtel Utvecklings Ab | Sett att bringa en oscillator i fas med en inkommande signal jemte anordning for genomforandet av settet |
| DE4403059C1 (de) * | 1994-02-02 | 1995-06-01 | Pfisterer Elektrotech Karl | Einpoliges Phasenprüfgerät |
-
1973
- 1973-05-14 FR FR7317364A patent/FR2230116B1/fr not_active Expired
-
1974
- 1974-05-13 CA CA199,888A patent/CA991709A/en not_active Expired
- 1974-05-13 NL NL7406391A patent/NL7406391A/xx not_active Application Discontinuation
- 1974-05-14 GB GB2139674A patent/GB1437671A/en not_active Expired
- 1974-05-14 DE DE2423192A patent/DE2423192A1/de not_active Ceased
- 1974-05-14 PL PL1974171046A patent/PL90062B1/pl unknown
- 1974-05-14 IT IT7450973A patent/IT1015993B/it active
- 1974-05-14 JP JP49053792A patent/JPS5019320A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| NL7406391A (pl) | 1974-11-18 |
| GB1437671A (pl) | 1976-06-03 |
| FR2230116B1 (pl) | 1976-11-12 |
| CA991709A (en) | 1976-06-22 |
| IT1015993B (it) | 1977-05-20 |
| DE2423192A1 (de) | 1974-12-05 |
| FR2230116A1 (pl) | 1974-12-13 |
| JPS5019320A (pl) | 1975-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4464771A (en) | Phase-locked loop circuit arrangement | |
| EP0112043B1 (en) | Self-clocking binary receiver | |
| CA2220523A1 (en) | Digital phase detector employing a digitally controllable delay line | |
| US4206414A (en) | Electrical synchronizing circuits | |
| US4340880A (en) | Method and apparatus for signal recognition in a remote control system with influencing of the zero point transition of the alternating-current mains voltage | |
| US4575684A (en) | Differential phase shift keying receiver | |
| US9077319B2 (en) | Clock phase shift detector | |
| US4800518A (en) | Differential correlator circuit | |
| US5872488A (en) | Dual input voltage controlled oscillator with compensated bang/bang frequency | |
| US4592077A (en) | NRZ digital data recovery | |
| PL90062B1 (en) | Frequency and phase control system[ca991709a] | |
| EP1006660B1 (en) | Clock reproduction and identification apparatus | |
| US4196416A (en) | Synchronization apparatus with variable window width and spacing at the receiver | |
| US3566155A (en) | Bit synchronization system | |
| US4514840A (en) | Data transmission systems for full duplex communication | |
| US4539693A (en) | Bit synchronization arrangement for a data modem or data receiver | |
| KR100254127B1 (ko) | 디지탈 발진기 | |
| US5235596A (en) | Circuit arrangement for generating synchronization signals in a transmission of data | |
| US3080452A (en) | Synchronous communication systems | |
| US3739289A (en) | Apparatus for demodulation of phase difference modulated data | |
| US4811015A (en) | Abnormal data transmission detection circuit for time-division multiplex transmission network system | |
| US7068747B2 (en) | Data decision circuit using clock signal which has phase optimized with respect to phase of input data signal | |
| JPS6135636A (ja) | 光信号伝送装置 | |
| US4092605A (en) | Phase delay simulator | |
| US4472799A (en) | Method of and means for synchronizing a receiving section of a digital telecommunication system |