PL82133B2 - - Google Patents

Download PDF

Info

Publication number
PL82133B2
PL82133B2 PL15577472A PL15577472A PL82133B2 PL 82133 B2 PL82133 B2 PL 82133B2 PL 15577472 A PL15577472 A PL 15577472A PL 15577472 A PL15577472 A PL 15577472A PL 82133 B2 PL82133 B2 PL 82133B2
Authority
PL
Poland
Prior art keywords
trigger
flip
flop
output
input
Prior art date
Application number
PL15577472A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL15577472A priority Critical patent/PL82133B2/pl
Publication of PL82133B2 publication Critical patent/PL82133B2/pl

Links

Landscapes

  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Manipulation Of Pulses (AREA)

Description

Pierwszenstwo: Zgloszenie ogloszono: 15.11.1973 Opis patentowy opublikowano: 25.11.1975 82133 KI. 21a\36/22 MKP H03k 23/24 Twórcawynalazku: Lechoslaw Skupny Uprawniony z patentu tymczasowego: Politechnika Gdanska, Gdansk (Polska) Dekada elektronicznego licznika impulsów Przedmiotem wynalazku jest dekada elektronicznego licznika impulsów liczaca w kodzie binarnym z wagami 8421. Dekada'moze byc czescia licznika liczacego w systemie dziesietnym, a takze rozdzielacza, ukladu czasowego lub moze stanowic dzielnik czestotliwosci itp.Znane sa dekady liczace w kodzie binarnym z wagami 8421 zbudowane z czterech przerzutników bistabilnych. Pierwsze trzy przerzutniki, które wyzwala sie wejsciem liczacym, laczy sie szeregowo, przy czym drugi przerzutnik pobudzany jest poprzez iloczyn logiczny. Argumentami iloczynu sa: sygnal wyjsciowy z pierwszego przerzutnika oraz zanegowany sygnal wyjsciowy z czwartego przerzutnika. W czasie, gdy czwarty przerzutnik znajduje sie wstanie „1", co ma miejsce miedzy ósmym a dziesiatym impulsem, iloczyn blokuje polaczenie miedzy pierwszym i drugim przerzutnikiem i tym samym determinuje zerowanie sie drugiego przerzutnika po dziesieciu impulsach. Czwarty przerzutnik ma rozdzielone wejscia, jedno z nich pobudzane jest z wyjscia trzeciego, zas drugie z wyjscia pierwszego przerzutnika. Zerowanie czwartego przerzutnika dziesiatym kolejnym impulsem odbywa sie posrednio — najpierw pobudzony zostaje pierwszy przerzutnik, który nastepnie pobudza odpowiednie wejscie przerzutnika czwartego. Wada opisywanego rozwiazania jest wystepowanie duzego czasu opóznienia miedzy dziesiatym impulsem wejsciowym, a reakcja na wyjsciu dekady. Czas ten zwany czasem propagacji jest wielokrotnoscia opóznienia reakcji na pobudzenie w pojednyczym przerzutYiiku.Celem wynalazku jest opracowanie dekady elektronicznego licznika impulsów, która charakteryzuje sie mniejszym czasem propagacji zdefiniowanym jako opóznienie miedzy odpowiednimi zboczami impulsów wejsciowego i wyjsciowego dekady. Cel ten zostal osiagniety przez polaczenie z wejsciem dekady obu wejsc ukladów wyzwalajacych pierwszego przerzutnika oraz wejscia pierwszego ukladu wyzwalajacego czwartego przerzutnika, a ponadto przez dolaczenie rezystora pierwszego ukladu wyzwalajacego czwartego przerzutnika do pierwszego wyjscia pierwszego przerzutnika oraz przez polaczenie rezystora drugiego ukladu wyzwalajacego drugiego przerzutnika z drugim wyjsciem czwartego przerzutnika, które stanowi jednoczesnie wyjscie dekady.Wejscie drugiego ukladu wyzwalajacego czwartego przerzutnika doprowadzone jest do drugiego wyjscia trzeciego przerzutnika. v Zaleta rozwiazania wedlug wynalazku jest minimalny czas propagacji miedzy wejsciem a wyjsciem dekady przy minimalnym czasie rozdzielczym. Czas propagacji i czas rozdzielczy dekady okresla pojedynczy przerzutnik.Efekt ten jest szczególnie korzystny w przypadku pracy dekady w ukladach czasowych, rozdzielaczach, dzielnikach itp.2 82 133 Przedmiot wynalazku jest pokazany w przykladzie wykonania na rysunku przedstawiajacym schemat dekady elektronicznego licznika impulsów. Dekada elektronicznego licznika impulsów zawiera cztery bistabilne przerzutniki I, II, III, IV o wejsciach X1, X2 i wyjsciach Y1, Y2, zbudowane na tranzystorach n-p-n. Uklady wyzwalajace V przerzutników skladaja sie z obwodu rózniczkujacego RC i diody D. Rezystor R, z wyjatkiem drugiego obwodu wyzwalajacego V w drugim przerzutniku II i pierwszego obwodu wyzwalajacego V w czwartym przerzutniku IV, dolaczone sa do wyjscia tej polowy przerzutnika, która pobudzana jest przez dany obwód wyzwalajacy. Pierwsze trzy przerzutniki l# II, IM polaczone sa szeregowo i sterowane jednoczesnie przez obydwa uklady wyzwalajace V. Na drugie wejscie X2 czwartego przerzutnika IV podawany jest poprzez uklad wyzwalajacy V sygnal z drugiego wyjscia Y2 trzeciego przerzutnika ML Pierwsze wejscie X1 czwartego przerzutnika IV pobudzane jest poprzez uklad wyzwalajacy V impulsami zliczanymi, które wyzwalaja równiez pierwszy przerzutnik J. Sprzezenia zwrotne determinujace dziesietna prace dekady w kodzie binarnym zrealizo¬ wane sa za pomoca rezystorów R odpowiednich ukladów wyzwalajacych V. Rezystor R pierwszego ukladu wyzwalajacego V czwartego przerzutnika IV dolaczony jest do pierwszego wyjscia Y1 pierwszego przerzutnika I.Rezystor R drugiego ukladu wyzwalajacego V drugiego przerzutnika II dolaczony jest do drugiego wyjscia Y2 czwartego przerzutnika IV, które stanowi wyjscie dekady.Zliczanie pierwszych osmiu impulsów odbywa sie tak jak w konwencjonalnym liczniku binarnym. Po ósmym impulsie na drugich wyjsciach Y2 trzech pierwszych przerzutników I, II, III pojawiaja sie sygnaly „0", a na drugim wyjsciu Y2 czwartego przerzutnika IV pojawia sie sygnal „1". Po dziewiatym impulsie wejsciowym na pierwszym wyjsciu Y1 pierwszego przerzutnika I pojawia sie sygnal „0" wprowadzajac w stan przewodzenia diode D pierwszego ukladu wyzwalajacego V czwartego przerzutnika IV. Dziesiaty impuls wejsciowy powoduje powrót do stanu wyjsciowego wszystkich czterech przerzutników I, II, III, IV dekady i po nastepnym impulsie wejsciowym cykl sie powtarza. PL PL

Claims (1)

1. Zastrzezenie patentowe Dekada elektronicznego licznika impulsów zbudowana z czterech przerzutników bistabilnych pobudzanych za pomoca ukladów wyzwalajacych skladajacych sie z obwodu rózniczkujacego RC i diody, przy czym trzy pierwsze przerzutniki polaczone sa w ukladzie licznika dwójkowego, natomiast czwarty przerzutnik posiada wejscia rozdzielone, znamienna tym, ze wejscie dekady polaczone jest z wejsciem obu ukladów wyzwalajacych (V) pierwszego przerzutnika (I) oraz z wejsciem pierwszego ukladu wyzwalajacego (V) czwartego przerzutnika (IV), przy czym wejscie drugiego ukladu wyzwalajacego (V) tego przerzutnika doprowadzone jest do drugiego wyjscia (Y2) trzeciego przerzutnika (III), zas rezystor (R) pierwszego obwodu wyzwalajacego (V) czwartego przerzutnika (IV) jest dolaczony do pierwszego wyjscia (Y1) pierwszego przerzutnika (I), natomiast rezystor (R) drugiego obwodu wyzwalajacego (V) drugiego przerzutnika (II) polaczony jest z drugim wyjsciem (Y2) czwartego przerzutnika (IV).KI. 2la1,36/22 82 133 MKP H03k 23/24 PL PL
PL15577472A 1972-06-03 1972-06-03 PL82133B2 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL15577472A PL82133B2 (pl) 1972-06-03 1972-06-03

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL15577472A PL82133B2 (pl) 1972-06-03 1972-06-03

Publications (1)

Publication Number Publication Date
PL82133B2 true PL82133B2 (pl) 1975-10-31

Family

ID=19958805

Family Applications (1)

Application Number Title Priority Date Filing Date
PL15577472A PL82133B2 (pl) 1972-06-03 1972-06-03

Country Status (1)

Country Link
PL (1) PL82133B2 (pl)

Similar Documents

Publication Publication Date Title
US4041403A (en) Divide-by-N/2 frequency division arrangement
KR890017866A (ko) 필터회로
USRE26082E (en) Asynchronous binary counter register stage with flip-flop and gate utilizing plurality of interconnected (nor) log- ic circuits
US3970867A (en) Synchronous counter/divider using only four NAND or NOR gates per bit
GB1193198A (en) Bistable Trigger-Circuit
GB1372012A (en) Binary counting means
GB1177572A (en) Bistable Trigger Circuit Comprising Two Relatively Complementary Outputs and Two Inputs and a Clock Pulse Input.
PL82133B2 (pl)
US3971994A (en) Frequency comparison circuit
US3391342A (en) Digital counter
US3678398A (en) Presettable frequency divider
GB1326280A (en) Flip-flop circuits
US3434058A (en) Ring counters employing threshold gates
RU2032598C1 (ru) Устройство для управления упаковочной машиной циклического действия
US3370237A (en) Counting circuit employing three switching devices interconnected by particular logic circuit for operation in predetermined sequence
US3324311A (en) Counter and method
JP3762961B2 (ja) 周波数逓倍回路
US4581751A (en) Reversible shift register
Saravanan et al. Design of Low Power Flip Flop and Implementation in a 4-bit Counter
US3458734A (en) Shift registers employing threshold gates
JPH042505Y2 (pl)
SU372696A1 (ru) ДВУХПОЗИЦИОННЫЙ ключ КОММУТАЦИИ ИМПУЛЬСНЫХ СИГНАЛОВ
SU1522398A1 (ru) Делитель частоты на 11
SU1170608A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU1056467A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени