Pierwszenstwo: 13.07.1971 (P. 149417) Zgloszenie ogloszono: 15.11-1973 Opis patentowy opublikowano: 30.10.1975 81971 KI. 42d,2/50 MKP H03k 21/24 Twórcawynalazku: Zbigniew Krukowski Uprawniony z patentu tymczasowego: Wroclawskie Zaklady Elektroniczne „ELWRO", Wroclaw (Polska) Uklad do wybierania anod jarzeniowych lamp cyfrowych Przedmiotem wynalazku jest uklad do wybierania anod jarzeniowych lamp cyfrowych stosowany w ukladach sygnalizacyjnych cyfrowych urzadzen liczacych.W znanych ukladach tego typu anoda kazdej lampy cyfrowej posiada swój niezalezny uklad zasilania sterowany wyjsciem matrycy deszyfrujacej polaczonej z licznkiem binarnym. W ukladach tych stan licznika zbudowanego z przeftutników jest deszyfrowany przez matryce diodowa, z której wybrane wyjscie poprzez kondensator sprzegajacy wysterowuje uklad zasilania anody, pracujacy na zasadzie podwajacza napiecia.Napiecie wymagane do zaplonu lampy podawane jest z okladki kondensatora, która przed wysterowaniem ma potencjal równy polowie napiecia wymaganego, a pozostale napiecie podawane jest na kondensator z kolektora wysterowanego tranzystora. Wada znanych ukladów jest koniecznosc stosowania w nich licznika, deszyfratora i oddzielnego dla kazdej lampy ukladu zasilajacego.Celem wynalazku jest znalezienie oszczedniejszego ukladu, który zastapi licznik i deszyfrator w ukladach do wybierania i zasilania anod lamp cyfrowych. Zadanie to zostalo wykonane w nowym ukladzie wedlug wynalazku. Anody lamp cyfrowych zasilane sa z kolektorów tranzystorów, wprowadzanych na czas pracy danej lampy cyfrowej w stan nasycenia. Pierwszy tranzystor zasilajacy pobudzajacy do zaplonu pierwsza lampe cyfrowa jest wprowadzany wstan nasycenia przez podanie na jego baze poprzez pierwszy kondensator sprzegajacy impuls o ujemnej'p,olaryzacji. Pierwsza lampa cyfrowa pracuje do chwili wyzerowania przez impuls zerujacy pierwszego tranzystora. Prad rozladowania drugiego kondensatora sprzegajacego wprowadza w stan nasycenia drugi tranzystor zasilajacy anode drugiej lampy cyfrowej, która pobudzana jest do jarzenia do chwili podania na drugie wejscie kolejnego impulsu zerujacego. Impuls ten zatyka drugi tranzystor, a opisanym wyzej sposobem wchodzi w obszar nasycenia tranzystor zasilajacy anode kolejnej lampy cyfrowej. Wysterowanie tranzystora pobudzajacego do zaplonu kolejna lampe cyfrowa zwiazane jest wiec z wyzerowaniem tranzystora zasilajacego anode lampy poprzedniej. Tranzystory zasilajace sa zerowane dodatnimi impulsami zerujacymi przesunietymi wzgledem siebie w czasie podawanymi na dwa wejscia ukladu polaczone poprzez diody odcinajace na przemian z bazami tranzystorów zasilajacych anody lamp cyfrowych o nieparzystych i parzystych numerach kolejnych. Kazde dwa sasiednie tranzystory w ukladzie sa sprzezone ze soba przy pomocy opornika sprzegajacego i kondensatora sprzegajacego polaczonych szeregowo.2 81 971 Przedmiot wynalazku zostanie blizej objasniony na przykladzie wykonania na rysunku, który przedstawia schemat ideowy ukladu. Impuls o ujemnej polaryzacji podany przez pierwsze wejscie 1 i kondensator sprzegajacy Cl na baze pierwszego tranzystora T1 wprowadza ten tranzystor w stan nasycenia, a wiec napiecie na kolektorze wzrasta zwartosci wynoszacej U2 do napiecia U1 pomniejszonego o spadek napiecia na diodach D1 i D2, przy czym zachodzi nierównosc U2 < U1. Napieciem tym jest zasilana anoda A1 pierwszej lampy cyfrowej L1 poprzez opornik ograniczajacy R1 oraz jest ono podawane poprzez opornik sprzegajacy R2 na kondensator sprzegajacy C2. Drugi tranzystor T2 znajduje sie w stanie zatkania, a skok napiecia na kolektorze pierwszego tranzystora T1 zwiazany z wprowadzeniem tego tranzystora wstan nasycenia podtrzymuje stan zatkania drugiego tranzystora T2, Napiecie podawane na anode A1 pobudza pierwsza lampe cyfrowa L1 do jarzenia.Z chwila podania dodatniego impulsu zerujacego przez drugie wejscie 2 i diode odcinajaca D3 na baze pierwszego tranzystora T1 nastepuje zatkanie tego tranzystora, a wiec napiecie na jego kolektorze maleje do wartosci U2, a pierwsza lampa cyfrowa L1 przestaje pracowac. Skok napiecia na kolektorze pierwszego tranzystora T1 przenosi sie przez kondensator sprzegajacy C2 na baze drugiego tranzystora T2. W tym momencie zaczyna przewodzic drugi tranzystor T2 i zasila poprzez opornik ograniczajacy R3 anode A2 drugiej lampy cyfrowej L2. Stan nasycenia drugiego tranzystora T2, a tym samym pobudzenie drugiej lampy cyfrowej L2 do jarzenia trwa do momentu podania na trzecie wejscie kolejnego impulsu zerujacego, który poprzez diode odcinajaca D4 podawany jest na baze drugiego tranzystora T2, powodujac przelaczenie tego tranzystora w stan zatkania. Opisanym wyzej sposobem uruchamia sie kolejny uklad zasilajacy nastepna lampe cyfrowa. PL PL