Pierwszenstwo: Zgloszenie ogloszono: 01.10.1974 Opis patentowy opublikowano: 10.09.1975 80076 KI. 21e,27/00 MKP- GOIr 27/00 !*¦ ¦.;¦?¦/'.„¦. *\o Twórcywynalazku: Andrzej Wiszniewski, Janusz Szafran Uprawniony z patentu tymczasowego: Politechnika Wroclawska, Wroclaw (Polska) Analogowy uklad przetwornika impedancji, rezystancji, reaktancji, konduktancji i susceptancji Przedmiotem wynalazku jest analogowy uklad przetwornika impedancji, rezystancji, reaktancji, konduk¬ tancji i susceptancji na proporcjonalna do nich wartosc napiecia stalego, stosowany w telemetrii, automatyce, technice zabezpieczen itp.Znane sa uklady przetworników poszczególnych wielkosci elektrycznych na napiecie stale, lecz nie jest znany dotychczas uklad przetwornika, w którym sygnal wyjsciowy proporcjonalny jest do impedancji, rezystancji, reaktanqi, konduktancji lub susceptancji obwodu elektrycznego.Celem wynalazku jest skonstruowanie analogowego ukladu umozliwiajacego przetwarzanie impedancji, rezystanqi, reaktancji, konduktancji i susceptancji na proporcjonalna do nich wartosc napiecia stalego, bez zmiany konfiguracji ukladu. Cel ten zostal osiagniety dzieki temu, ze dwa scalone uklady mnozace polaczone sa poprzez wzmacniacze operacyjne z filtrami drugiej harmonicznej, przy czym jeden uklad mnozacy polaczony jest z wejsciem nieodwracajacym faze jednego wzmacniacza operacyjnego, a drugi uklad mnozacy polaczony-jest z wejsciem odwracajacym faze drugiego wzmacniacza operacyjnego, zas wyjscia filtrów drugiej harmonicznej polaczone sa z analogowym ukladem dzielacym. Cel ten zostal osiagniety równiez w innym ukladzie wedlug wynalazku, który stanowia cztery scalone uklady mnozace, dwa wzmacniacze'operacyjne i analogowy uklad dzielacy. Wyjscia'kazdej pary ukladów mnozacych polaczone sa ze soba i ze wzmacniaczem operacyjnym, przy czym wyjscie jednej pary ukladów mnozacych polaczone jest z riiódwracajacym faze wejsciem jednego wzmacniacza operacyjnego, a wyjscie drugiej pary ukladów mnozacych polaczone jest z odwracajacym faze wejsciem drugiego wzmacniaaza operacyjnego, natomiast wyjscia wzmacniaczy operacyjnych polaczone sa z analogowym ukladem dzielacym.Analogowy uklad-przetwornika wedlug wynalazku oraz jego drugi przyklad wykonania umozliwiaja przetwarzanie wielu wielkosci elektrycznych na sygnal staly, bez zmiany ich konfiguracji,-a jedynie przez odpowiednia kombinacje sygnalów wejsciowych, proporcjonalnych do wielkosci elektrycznych' badanego obwodu elektrycznego*. , Przedmiot wynalazku jest przedstawiony w przykladach wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy analogo.wegpukladu przetwornika impedanq'i, rezystanqi, reaktancji, konduktan¬ cji i susceptancji, a fig..2 -schemat blokowy drugiego analogowego ukladu przetwornika.2 80 076 Przyklad I. Analogowy uklad przetwornika wedlug wynalazku stanowia dwa tory I i II sygnalów, których wyjscia polaczone sa z analogowym ukladem dzielacym III. Kazdy tor I i II sklada sie ze scalonego ukladu mnozacego 1, którego wyjscie poprzez operacyjny wzmacniacz 2, z rezystancyjnym sprzezeniem zwrotnym polaczony jest z filtrem 3 drugiej harmonicznej. W pierwszym torze I wyjscie ukladu mnozacego 1 polaczone jest z nieodwracajacym faze wejsciem operacyjnego wzmacniacza 2, natomiast w drugim torze II wyjscie ukladu mnozacego 1 polaczone jest z odwracajacym faze wejsciem operacyjnego wzmacniacza 2.Dzielacy uklad III stanowi scalony uklad mnozacy 4, którego wyjscie polaczone jest z odwracajacym faze wejsciem operacyjnego wzmacniacza wyjsciowego 5 i z rezystorem 6, a wyjscie wzmacniacza. 5 polaczone jest z wejsciem ukladu mnozacego 4, tworzac petle sprezenia zwrotnego. Wyjscie pierwszego toru I polaczone jest z wejsciem ukladu mnozacego 4, wchodzacego w sklad dzielacego ukladu IM, a wyjscie drugiego toru II polaczone jest z rezystorem 6.. Wyjscie operacyjnego wzmacniacza 5 wchodzacego w sklad dzielacego ukladu III stanowi wyjscie przetwornika.Przy przetwarzaniu rezystancji na.wejscia ukladu mnozacego 1 pierwszego toru I i jedno z wejsc ukladu mnozacego 1 drugiego toru II podaje sie sygnal przemienny proporcjonalny do pradu plynacego w obwodzie, którego rezystancja jest przetwarzana na napiecie stale. Natomiast.na drugie wejscie ukladu mnozacego 1 drugiego .toru II podaje sie sygnal przemienny proporcjonalny do napiecia. Na wyjsciu filtru 3 drugiej harmonicznej w pierwszym torze I otrzymuje sie sygnal staly proporcjonalny do kwadratu amplitudy wejsciowe- .go.pradu przemiennego. W drugim torze II na wyjsciu operacyjnego wzmacniacza 2 otrzymuje sie napiecie proporcjonalne do iloczynu pradu i napiecia wejsciowego, przy czym sygnal ten zawiera skladowa stala proporcjonalna do mocy czynnej oraz druga harmoniczna. Po przejsciu sygnalu przez filtr 3 drugiej harmonicznej otrzymuje sie na wyjsciu drugiego toru II sygnal staly proporcjonalny do mocy czynnej. Sygnaly wyjsciowe torów I i II podawane sa na dzielacy, uklad III, który realizuje iloraz mocy czynnej do kwadratu amplitudy pradu, w wyniku czego na wyjsciu przetwornika otrzymuje sie sygnal staly proporcjonalny do rezystanqi badanego obwodu elektrycznego.Przetwarzanie pozostalych wielkosci elektrycznych odbywa sie analogicznie, lecz na wejscia przetwornika podaje sie sygnaly proporcjonalne do okreslonych wielkosci. Sygnaly te ilustruje ponizsza tabela.Wielkosc przetwarzana impedancja reaktancja konduktancja susceptancja Wejscie pierwsze prad Prad napiecie napiecie Sygnal wejsciowy Tor I Wejscie drugie prad prad napiecie napiecie Tor II Wejscie . pierwsze napiecie napiecie napiecie napiecie Wejscie drugie napiecie pochodna pradu prad pochodna pradu Przetwornik wedlug wynalazku reaguje z inercja na skokowa zmiane sygnalów wejsciowych. Inercja ta powodowana jest przez filtry drugiej harmonicznej.Przyklad II. Drugi analogowy uklad przetwornika wedlug wynalazku sklada sie z dwóch torów IV iV sygnalów, których wyjscia polaczone sa z analogowym dzielacym ukladem III. Kazdy z torów IV iV stanowia dwa scalone uklady mnozace 1, których wyjscia polaczone sa ze soba oraz z operacyjnym wzmacnia¬ czem 2 z ujemnym rezystancyjnym sprzezeniem zwrotnym. W pierwszym torze IV wspólne wyjscie ukladów mnozacych 1 polaczone jest z nieodwracajacym faze wejsciem operacyjnego wzmacniacza 2, a w drugim torze V wspólne wyjscie ukladów mnozacych 1 polaczone jest z odwracajacym faze wejsciem operacyjnego wzmacniacza 2. Dzielacy uklad III stanowi scalony uklad mnozacy 4, którego wyjscie polaczone jest z odwracajacym faze wejsciem operacyjnego wzmacniacza wyjsciowego 5 i z rezystorem 6, przy czym wyjscie operacyjnego wzmacnia¬ cza 5 polaczone jest z wejsciem mnozacego ukladu 4, dajac petle sprzezenia zwrotnego. Wyjscie operacyjnego wzmacniacza 2 pierwszego toru IV polaczone jest z wejsciem mnozacego ukladu 4 wchodzacego w sklad dzielacego ukladu III, a wyjscie operacyjnego wzmacniacza 2 drugiego toru V polaczone jest z rezystorem 6.Przy przetwarzaniu rezystancji badanego obwodu elektrycznego na napiecie stale, na wejscia pierwszego ukladu mnozacego 1 toru IV podaje sie sygnaly przemienne proporcjonalne do pradu, a na wejscfa drugiego ukladu mnozacego 1 toru IV podaje sie sygnaly przemienne proporcjonalne do pochodnej pradu. Na kolejne wejscia ukladów mnozacych drugiego toru podaje sie sygnaly proporcjonalne do napiecia, pradu, pochodnej80076 3 napiecia i pochodnej pradu. Dzieki polaczeniu 'wyjsc ukladów mnozacych druga harmoniczna sygnalów wejsciowych jest kompensowana, a na wyjsciu wzmacniacza 2 pierwszego toru sygnalów otrzymuje sie sygnal staly proporcjonalny do kwadratu amplitudy pradu. W drugim torze V na wyjsciu wzmacniacza 2 otrzymuje sie sygnal staly proporcjonalny do mocy czynnej. Wyjsciowe sygnaly z wzmacniaczy 2 podawane sa na analogowy uklad dzielacy III, który realizuje iloraz tych sygnalów. Dzieki temu na wyjsciu ukladu przetwornika otrzymuje sie sygnal staly proporcjonalny do rezystancji badanego obwodu elektrycznego. Przetwarzanie pozostalych wielkosci elektrycznych wymaga odpowiedniego podania na zaciski wejsciowe ukladu sygnalów proporcjonal¬ nych do okreslonych wielkosci.Drugi uklad wedlug wynalazku stanowi uklad bezinercyjny, w którym skokowej zmianie sygnalów wejsciowych odpowiada skokowa zmiana sygnalu wyjsciowego. PL PL