Pierwszenstwo Zgloszenie ogloszono: 31.05.1973 Opis patentowy opublikowano: 5,12.1975 75398 KI. 21n7,5/10 MKP H04n 5/10 Twórca wynalazku: Elzbieta Janczewska Uprawniony z patentu tymczasowego: Centralny Osrodek Badawczo-Roz¬ wojowy Radia i Telewizji, Warszawa (Polska) Sposób wydzielania impulsów wyrównawczych zawartych w calkowitym sygnale wizyjnym i uklad do stosowania tego sposobu Przedmiotem wynalazku jest sposób wydzielania impulsów wyrównawczych zawartych w calkowi¬ tym sygnale wizyjnym i uklad do stosowania tego sposobu.Znane sposoby wydzielania impulsów wyrównaw¬ czych oparte sa badz ma porównywaniu czasu trwania wszystkich impulsów zawartych w calko¬ witym sygnale synchronizujacym z dodatkowo wy¬ twarzanym ciagiem impulsów o amplitudzie linio¬ wo zmieniajacej sie w czasie, badz na dodatkowo wytwarzanych impulsach o czasie trwania wiek¬ szym od czasu trwania impulsów wyrównawczych a mniejszym od czasu trwania impulsów synchro¬ nizacji linii.Wada powyzszych metod wydzielania impulsów wyrównawczych jest ich stosunkowo mala pewnosc dzialania wynikajaca z wplywu zmian napiec za¬ silajacych i niestabilnosci wartosci elementów uwarunkowanej zmianami temperatury.Celem wynalazku jest opracowanie maksymalnie niezawodnego sposobu wydzielania impulsów wy¬ równawczych.Cel ten zostal osiagniety przez zastosowanie do wydzielania impulsów wyrównawczych opóznienia czasowego wszystkich impulsów sygnalu synchro¬ nizujacego zawartych w calkowitym sygnale wizyj¬ nym o wartosc nie wieksza od czasu trwania im¬ pulsów synchronizacji linii, a nie mniejsza od czasu trwania impulsów wyrównawczych i zsumowania 10 15 20 25 30 wszystkich impulsów poddanych opóznieniu z sy¬ gnalem synchronizujacym nieopóznionym.Przedmiot wynalazku zostanie blizej objasniony w przykladzie wykonania przedstawionym na ry¬ sunku, na którym fig. 1 przedstawia ksztalt cal¬ kowitego sygnalu wizyjnego, fig. 2 — schemat blokowy ukladu ilustrujacego wydzielanie impul¬ sów wyrównawczych zawartych w sygnale wedlug fig. 1, fig. 3 — ksztalty sygnalów wystepujacych w ukladzie wedlug fig. 2.Fig. 1 przedstawia przebieg calkowitego sygnalu wizyjnego OSW oraz przebieg calkowitego sygnalu synchronizujacego CS z oznaczonym impulsem syn¬ chronizacji linii SH oraz impulsami wyrównawczy¬ mi SW.Calkowity sygnal wizyjny CSW lub calkowity sygnal synchronizujacy CS doprowadzony jest do bloku wejsciowego 1, którego zadaniem jest za¬ pewnienie wlasciwej polaryzacji i amplitudy cal¬ kowitego sygnalu synchronizujacego CS. Blok wejsciowy 1 jest polaczony z ukladem stalego opóznienia czasowego 2, którego opóznienie cza¬ sowe jest nie wieksze od czasu trwania impulsów synchronizacji linii SH a nie mniejsze od czasu trwania impulsów wyrównawczych SW. Opózniony ciag impulsów sygnalu synchronizacji A z ukladu stalego opóznienia czasowego 2 doprowadza sie do drugiego wejscia ukladu sumujacego 3, przy czym na pierwsze wejscie tego ukladu doprowadza sie calkowity sygnal synchronizujacy CS, z wyjscia 75 39875 398 bloku wejsciowego 1. Uklad sumujacy 3 sumuje ciag impulsów synchronizujacych CS i opózniony ciag impulsów synchronizujacych A, w wyniku czego na wyjsciu ukladu — uzyskuje sie ciag impulsów zsumowanych B.Impulsy wyrównawcze zawarte w ciagu impulsów zsumowanych mozna wydzielic kilkoma sposobami.Jeden z nich jest np. taki, ze ciag impulsów zsu¬ mowanych B z wyjscia ukladu sumujacego 3 po¬ daje sie na wejscie ukladu ograniczajacego 4, który wydziela z ciagu impulsów B tylko te im¬ pulsy, których amplituda jest wieksza od ampli¬ tudy impulsów wyrównawczych SW, Na wyjsciu ukladu ograniczajacego 4 uzyskuje sie zatem ciag impulsów wyróznionych D, które doprowadza sie na wejscie ukladu przetwarzajacego 5, który prze¬ twarza impulsy D na'impulsy rozpoczynajace sie w tym samym momencie co impulsy ciagu impulsów wyróznionych D, ale o czasie trwania równym polowie czasu trwania linii analizy obrazu. Uzy¬ skany przebieg impulsów wyjsciowych z ukladu przetwarzajacego 5, które na fig. 3 oznaczono przez impulsy JS, doprowadza sie do pierwszego wejscia ukladu iloczynu logicznego 4*, przy czym do drugie¬ go wejscia tego ukfadu doprowadza sie ciag im¬ pulsów opóznionych A. Na wyjsciu iloczynu lo¬ gicznego 6 uzyskuje sie ciag wyodrebnionych impulsów wyrównawczych SW, oznaczony na fig. 3 przez F. 10 15 20 25 PL PLPriority Application announced: May 31, 1973 Patent description was published: December 5, 1975 75398 KI. 21n7.5 / 10 MKP H04n 5/10 Inventor: Elzbieta Janczewska Authorized by a provisional patent: Central Research and Development Center of Radio and Television, Warsaw (Poland) Method of extracting equalizing pulses contained in the overall video signal and a system for using this method The subject of the invention is a method of extracting the equalizing pulses contained in the complete video signal and a system for using this method. Known methods of extracting the equalizing pulses are based on or compare the duration of all pulses contained in the total synchronizing signal with the additionally produced sequence. pulses with an amplitude linearly changing over time, or on additionally generated pulses of a duration greater than the duration of the equalizing pulses and shorter than the duration of the syncronization pulses of the line. The disadvantage of the above methods of generating equalizing pulses is their relatively low operational reliability. resulting from the influence of voltage changes z The aim of the invention is to develop the most reliable method of extracting equalizing pulses. This aim was achieved by using the time delay of all pulses of the sync signal contained in the overall video signal for the isolation of equalizing pulses. value not greater than the duration of the line sync pulses and not less than the duration of the equalizing pulses and the summation of all delayed pulses with the non-delayed sync signal. The subject matter of the invention will be explained in more detail in the example of the embodiment shown in the figure. Figure 1 shows the overall video signal shape, Figure 2 is a block diagram of the circuit illustrating the release of the equalizing pulses contained in the signal according to Fig. 1, Fig. 3 - the signal shapes of the system according to Fig. 2. Fig. 1 shows the course of the total video signal OSW and the course of the total synchronization signal CS with the marked sync pulse SH and the equalization pulses SW. The total video signal CSW or the complete sync signal CS is fed to the input block 1, whose task is to ensure correct polarity and amplitude of the overall CS synchronization signal. The input block 1 is connected to a fixed time delay system 2, the time delay of which is not greater than the duration of the sync pulses of the line SH and not less than the duration of the equalizing pulses SW. The delayed pulse train of the synchronization signal A from the fixed time delay circuit 2 is fed to the second input of the adder 3, the first input of the adder 3 is supplied to the first input of the synchronizing signal CS, from the output 75 39 875 398 of the input block 1. Summing circuit 3 sums the pulse train synchronizing pulses CS and the delayed sequence of synchronizing pulses A, as a result of which, at the output of the system - a series of summed pulses is obtained B. Equalizing pulses contained in the sequence of summed pulses can be distinguished in several ways. One of them is e.g. such that the sequence of pulses B from the output of the summing circuit 3 is sent to the input of the limiting circuit 4, which emits from the pulse sequence B only those pulses whose amplitude is greater than the amplitude of the equalizing pulses SW. At the output of the limiting circuit 4, a sequence of pulses distinguished D, which is fed to the input of the converter 5, which converts the pulses D into ' pulses starting at the same time as the pulses of the pulse train highlighted D, but with a duration equal to half the duration of the image analysis line. The resultant waveform of the output pulses from the processing system 5, which in Fig. 3 are denoted by pulses JS, is fed to the first input of the logical product system 4 *, while the delayed pulse sequence A is fed to the second input of this system. At the output of the logic product 6, the sequence of the isolated equalizing pulses SW is obtained, marked in Fig. 3 by F. 10 15 20 25 PL PL