Pierwszenstwo: Zgloszenie ogloszono: 30.05.1973 Opis patentowy opublikowano: 20.02.1975 74752 KI. 21ai,36/18 MKP H03k 17/16 BIBLIOTEKA Twórca wynalazku: Miroslaw Lorecki Uprawniony z patentu tymczasowego: Instytut Technologii Drewna, Poznan (Polska) Uklad elektronicznego przelacznika kluczowanego Przedmiotem wynalazku jest uklad elektronicz¬ nego przelacznika kluczowanego, stosowanego np. w przetwornikach cyfrowo-analogowych typu su¬ matora pradu.Znane sa uklady elektronicznych przelaczników kluczowanych stosowanych w galeziach pradowych przetworników cyfrowo-analogowych typu sumato¬ ra pradu, w których bezposrednio tranzystor jest wykorzystywany jako element kluczujacy.Wada tych ukladów jest to, ze w przypadku wy¬ stepowania silnych elektromagnetycznych pól za¬ klócajacych, indukuja sie impulsy zaklócajace, które powoduja czesciowe odtykanie tranzystora kluczujacego, co jest przyczyna powstawania znacz¬ nych bledów dynamicznych. Impulsy zaklócajace sa tym bardziej szkodliwe, ze odtykanie tranzystora kluczujacego odbywa sie potencjalami róznymi od zera.Celem wynalazku jest usuniecie tych wad przez opracowanie ukladu elektronicznego przelacznika kluczowanego niewrazliwego na zaklócenia od sil¬ nych pól elektromagnetycznych, które indukuja impulsy napiecia na przewodach sterujacych.Zgodnie z wynalazkiem opracowano uklad, który zawiera tranzystor wejsciowy, dzielnik oporowy skladajacy sie z trzech oporników, zasilany ze zródla napiecia o polaryzacji przeciwnej, sterujacy tranzystorem kluczujacym. Kolektor tranzystora wejsciowego jest polaczony z masa przez zalaczona 2 wstecznie diode Zenera oraz jest polaczony z dziel¬ nikiem oporowym pomiedzy opornikiem dolaczonym do dodatniego napiecia zasilajacego, a opornikiem srodkowym dzielnika. Baza tranzystora kluczuj a- 5 cego jest polaczona z dzielnikiem oporowym po¬ miedzy opornikiem dolaczonym do ujemnego na¬ piecia zasilajacego i opornikiem srodkowym dziel¬ nika.Uklad wedlug wynalazku, przez zbocznikowanie 10 tranzystora wejsciowego dioda Zenera posiada charakterystyke przejsciowa zblizona do idealnego elementu progowego oraz jest niewrazliwy w sze¬ rokim zakresie na zaklócenia od silnych pól elek¬ tromagnetycznych, które powoduja zmiany wartosci poziomów napiec sterujacych. Ponadto przez zwar¬ cie wejscia do masy zalacza sie tranzystor kluczu¬ jacy, co stanowi dodatkowy czynnik zmniejszajacy wrazliwosc ukladu na zaklócenia. 20 Uklad zgodnie z wynalazkiem uwidoczniony jest w przykladzie wykonania na rysunku, na którym przedstawiono jego schemat ideowy.Tranzystor T^ ukladu elektronicznego przelacz-* nika kluczowanego stanowi zestyk wlasciwy przy 25 czym kolektor i emiter tranzystora sa jego wypro¬ wadzeniami, baza natomiast jest dolaczona do punk¬ tu a dzielnika oporowego skladajacego sie z szere¬ gowo polaczonych oporników R2, R3, R4, zasilanego dodatnim +UZ i ujemnym —Uz napieciem zasilaja- 30 cym. 747523 74752 4 Do punktu b dzielnika jest dolaczona dioda Zenera D, zbocznikowana tranzystorem Tx sterowa¬ nym w bazie sygnalem wejsciowym.Binarny sygnal sterujacy Uw ma dwa poziomy potencjalne 0 woltów i Us woltów odpowiadajace sygnalom logicznym 0 i 1. Gdy poziom sygnalu wej¬ sciowego wynosi 0 woltów, fo tranzystor Tx jest za¬ tykamy i w punkcie a przy odpowiednim doborze oporników R2, R3, R4 ustala sie dodatni potencjal przesuwajacy punkt pracy tranzystora Ti w strefe nasycenia.W przypadku, gdy poziom sygnalu wejsciowego jest równy Us, tranzystor Tx poprzez opornik Ri zo¬ staje odetkany i potencjal punktu b staje sie bliski lub równy zeru i w punkcie a ustala sie potencjal ujemny przesuwajacy punkt pracy tranzystora T2 w strefe obciecia. 15 PL PL