PL73872B2 - - Google Patents

Download PDF

Info

Publication number
PL73872B2
PL73872B2 PL150360A PL15036071A PL73872B2 PL 73872 B2 PL73872 B2 PL 73872B2 PL 150360 A PL150360 A PL 150360A PL 15036071 A PL15036071 A PL 15036071A PL 73872 B2 PL73872 B2 PL 73872B2
Authority
PL
Poland
Prior art keywords
input
logical
output
flip
flop
Prior art date
Application number
PL150360A
Other languages
English (en)
Other versions
PL73772B1 (pl
Inventor
Rydosz Teresa
Banaszewska Wanda
Original Assignee
Osrodek Badawczorozwojowy Pomiarówi Automatyki Elektronicznej
Filing date
Publication date
Application filed by Osrodek Badawczorozwojowy Pomiarówi Automatyki Elektronicznej filed Critical Osrodek Badawczorozwojowy Pomiarówi Automatyki Elektronicznej
Priority to PL15036071A priority Critical patent/PL73772B1/pl
Priority claimed from PL15036071A external-priority patent/PL73772B1/pl
Publication of PL73872B2 publication Critical patent/PL73872B2/pl
Publication of PL73772B1 publication Critical patent/PL73772B1/pl

Links

Description

Pierwszenstwo: Zgloszenie ogloszono: 30.05.1973 Opis patentowy opublikowano: 31.07,1975 73872 KI. 42m',3/08 MKP GOÓm 3/08 CZYTELNIA Urzedu Palentowenr filskie) Izeczypo^ v ei i Twórcywynalazku: Teresa Rydosz, Wanda Banaszewska Uprawniony z patentu tymczasowego: Osrodek Badawczo-Rozwojowy Pomiarów i Automatyki Elektronicznej, Wroclaw (Polska) Uklad polaczen do sumowania przebiegów niezaleznych czasowo, pochodzacych z oddzielnych torów Przedmiotem wynalazku jest uklad polaczen do su¬ mowania przebiegów niezaleznych czasowo, pochodza¬ cych z oddzielnych torów. Uklad wedlug wynalazku moze byc stosowany dla okreslenia sredniej ilosci im¬ pulsów przypadajacej na rozpatrywany tor.W znanych ukladach sumowanie odbywa sie w od¬ dzielnych licznikach polaczonych z (rozbudowanym ukladem sumatora dwójkowego lub dwójkowo-dziesiet- mego.Wada znanych ukladów jest koniecznosc stosowania oddzielnych dla kazdego toru liczników oraz skompli¬ kowanego bloku sumatora.Celem wynalazku jest umozliwienie sumowania nie¬ zaleznych czasowo impulsów pochodzacych od dowolnej ¦ilosci oddzielnych torów przy pomocy prostych kon¬ strukcyjnie srodków teahnicznych, .pizy jednoczesnym wyeliminowaniu bloku sumatora. Zadaniem wynalazku jest opracowanie ukladu polaczen realizujacego posta¬ wiony cel.Cel ten zostal osiagniety przez opracowanie ukladu polaczen, w którym kazdy tor jest polaczony z wej¬ sciem taktujacym jednego przerzutnika, którego wejscie kasujace jest polaczone z wyjsciem wspólpracujacej z ciim negacji iloczynu logicznego, zas wyjscie przerzut- nika jest polaczone z jednym wejsciem iloczynu lo¬ gicznego, wspólpracujacego z danym przerzutnikiein, przy czym jednio wejscie negacji iloczynu logicznego jest polaczone wspólnie z drugim, wejsciem iloczynu logicznego wspólpracujacego z danym przerzutnikiem i przylaczone do jednego z wyjsc przesuwnego rejestru, 10 15 20 25 30 a drugie wejscie wszystkich negacji iloczynów logicz¬ nych sa zwarte i polaczone poprzez dodatkowa negacje z tym wejsciem przesuwnego rejestru, które jest polaozo- ne z generatorem, podczas gdy wyjscie kazdego z ilo¬ czynów logicznych jest polaczone z jednym z wejsc wspólnej sumy logicznej, której wyjscie jest polaczone z licznikiem impulsów.Uklad wedlug wynalazku umozliwia sumowanie prze¬ biegów niezaleznych czasowo, pochodzacych z oddziel¬ nych torów, przy pomocy przesuwnego rejestru oraz prostych ukladów iloczynów logicznych i sumy logicz¬ nej oraz jednego licznika. W porównaniu ze znanymi ukladami uklad wedlug wynalazku charakteryzuje sie znacznym uproszczeniem konstrukcji, niniejsza iloscia uzytych elementów i wieksza niezawodnoscia dzialania.Wynalazek zostanie blizej objasniony w przykladzie wykonania przedstawionym na zalaczonym rysunku, który przedstawia schemat polaczen ukladu dla sumo¬ wania przebiegów z czterech oddzielnych torów. W ukladzie wedlug wynalazku kazdy tor jest polaczony z wejsciem taktujacym T jednego wspólpracujacego z nim przerzutniiika sposród pizerzutników 1, 2, 3 i 4.Wejscie kasujace R kazdego z przerzutników jest po¬ laczone z wyjsciem wspólpracujacej z nim negacji ilo¬ czynu logicznego sposród negacji iloczynów 5, 6, 7 i 8.Wyjscie kazdego z przerzutników 1, 2, 3 i 4 jest po- laczone z jednym z wejsc jednego, wspólpracujacego z danym pizerzutnikiem iloczynu logicznego, sposród iloczynów logicznych 9, 10, 11 i 12. jedno z wejsc kazdej negacji iloczynu logicznego, sposród negacji ilo- 7387273872 czynów 5, 6, 7 i 8 jest polaczone z drugim wejsciem togo iloczynu logicznego, który wspólpracuje z prze- rzutinikiem polaczonym z dana negacja iloczynu lo¬ gicznego.Zwarte wejscie iloczynów i negacji iloczynów sa po¬ laczone z przyporzadkowanym im wyjsciem Ki przesuw¬ nego rejestru 13. Drugie wejscie negacji iloczynów lo¬ gicznych 5, 6, 7 i 8 sa zwarte i polaczone poprzez dodatkowa negacje 14 z tym wejsciem przesuwnego rejestru 13, które jest polaczone generatorem taktu 15.Wyjscie kazdego z iloczynów logicznych 9, 10, 11 i 12 jest polaczone z jednym z wejsc wspólnej sumy logicz- - nej 16, której wyjscie jest polaczone z licznikiem 17 impulsów elektrycznych.Dzialanie ukladu wedlug wynalazku przebiega nas¬ tepujaco. Sygnal start wprowadza do pierwszej komórki przesuwnego rejestru 13 impuls „jedynki" logicznej, która jest przesuwana cyklicznie generaitarem taktu 15, az do momentu zakonczenia operacji sumowania.Czestotliwosc generatora taktu 15 jest tak dobrana, ze czas równy iloczynowi okresu przebiegu generatora Tg i liczby torów n jest mniejszy od minimalnej odleg¬ losci dwu kolejnych impulsów w dowolnym torze. n.TK gdzie Tfcmp. min. oznacza minimalna odleglosc dwu ko¬ lejnych impulsów w rozpatrywanych torach, n — liczbe torów, a Tg — oknes przebiegu impulsów taktowych generatora taktu 15. Jezeli w czasie 2n«Tg w torze „i" nastapi impuls, to zostaje on zapamietany przez zmiane stanu wyjsciowego przerzutnika wspólpracujace¬ go z tym tarem. Po wystapieniu koincydencji impulsu przerzutnika w tocze ,4" z impulsem pojawiajacym sie na odpowiedniej mu pozycji ,4" rejestru przesuwnego, impuls tortu zostanie doliczony do stanu licznika 17.Doliczony do stanu licznika 17 impuls pamietany w pfzerzutniku wspólpracujacym z tonem, z którego zli¬ czony impuls pochodzil, podlega kasowaniu impulsem uzyskanym w wyniku koincydencji braku impulsu ge- 10 15 20 25 30 35 40 neratora 15 z impulsem „intej" pozycji rejestru prze¬ suwnego 13. Zastosowanie pamietajacych przerzutników 1, 2, 3 i 4 zapewnia zliczanie wszystkich impulsów ze wszystkich tarów niezaleznie od czasowego rozmiesz¬ czenia tych impulsów. W przykladzie wykonania wy¬ nalazku nejestir przesuwny 13 jest sterowany sygnalem G z generatora 15. Na wyjsciach (rejestru 13 uzyskuje przebiegi czasowe Ki, K2, K3 i K4.Impulsy kasujace stany przerzutników 1, 2, 3 i 4 wypracowane sa w negacjach iloczynów logicznych 5, 6, 7 i 8 poprzez lealizacje funkcji G n Ki. Iloczyny lo¬ giczne 9, 10, 11 i 12 lealizujac funkcje Pi n Ki identy¬ fikuja stany przerzutników, a logiczna suma 16 reali¬ zuje funkcje: S = P1K1+P2K2+P3K3+P4K4, gdzie Pi P2, P3, P4 Pi oznacza wyjsciowe przebiegi czasowe prze- izutników 1, 2, 3 i 4 az do przerzutniika o wskazniku „i" (w ogólnym przypadku). PL

Claims (1)

1. Zastrzezenie patentowe Uklad polaczen do sumowania przebiegów niezalez¬ nych czasowo, pochodzacych z odzielnych torów, zna¬ mienny tym, ze kazdy tar jest polaczony z wejsciem (T) jednego przerzutoiiika, którego drugie wejscie (R jest polaczone z wyjsciem wspólpracujacej z nim ne¬ gacji iloczynu logicznego, zas wyjscie przerzutnika jest polaczone z jednym z wejsc iloczynu logicznego wspól¬ pracujacego z danym przerzutnikiem, przy czym jedno wejscie negacji iloczynu logicznego jest polaczone z drugim wejsciem iloczynu logicznego wspólpracujacego z danym przerzutnikiem i przylaczone do jednego z wyjsc (KJ przesuwnego rejestru (13), a drugie wejscia wszystkich negacji iloczynów logicznych (5), (6), (7) i (8) sa zwarte i polaczone przez dodatkowa negacje (14) z tym wejsciem przesuwnego rejestru (13), które jest polaczone z generatorem taktu (15), podczas gdy wyjscie kazdego z iloczynów logicznych (9), (10), (11) i (12) jest polaczone z jednym z wejsc wspólnej sumy logicznej (16), której wyjscie jest polaczone z licznikiem (17) impulsów elektrycznych.KI. 42m7,3/08 73872 MKP G06m 3/08 PL
PL15036071A 1971-08-06 1971-09-06 PL73772B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL15036071A PL73772B1 (pl) 1971-08-06 1971-09-06

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PL14986771 1971-08-06
PL15036071A PL73772B1 (pl) 1971-08-06 1971-09-06

Publications (2)

Publication Number Publication Date
PL73872B2 true PL73872B2 (pl) 1974-10-31
PL73772B1 PL73772B1 (pl) 1974-10-31

Family

ID=26652842

Family Applications (1)

Application Number Title Priority Date Filing Date
PL15036071A PL73772B1 (pl) 1971-08-06 1971-09-06

Country Status (1)

Country Link
PL (1) PL73772B1 (pl)

Similar Documents

Publication Publication Date Title
PL73872B2 (pl)
SU640245A1 (ru) Измеритель интервалов времени
SU612184A1 (ru) Цифровой фазометр
SU457936A1 (ru) Устройство дл определени ортогональности двух векторов
SU999048A1 (ru) Число-импульсный квадратичный преобразователь
SU377736A1 (ru) Устройство для измерения длительности дребезга контактов электромагнитных реле
US3505507A (en) Power-factor measuring device
SU699450A1 (ru) Цифровой фазометр
SU1173467A1 (ru) Преобразователь частоты в код
SU554524A1 (ru) Устройство дл измерени интервалов между последовательными временными метками
SU883855A1 (ru) Измеритель временных интервалов
SU588505A1 (ru) Цифровой фазометр дл измерени мгновенного сдвига фаз
SU842695A1 (ru) Цифровой измеритель временных интер-ВАлОВ
SU640244A1 (ru) Измеритель временных интервалов
SU1437797A1 (ru) Фазометр
SU461384A1 (ru) Измеритель отношени средних частот двух импульсных потоков
SU617743A1 (ru) Двухканальное устройство дл измерени частоты
SU1190285A1 (ru) Цифровой частотомер
SU448427A1 (ru) Устройство дл измерени измен ющегос периода низкочастотных колебаний с прив зкой результата ко времени
SU390466A1 (ru) Цифровой фазометр
SU557327A1 (ru) Устройство дл измерени временных интервалов
SU907840A1 (ru) Устройство дл измерени коэффициента ошибок
SU708253A1 (ru) Устройство дл измерени временных интервалов
SU579684A1 (ru) Фазовый дискриминатор
SU725236A1 (ru) Устройство контрол дес тичных счетчиков