PL72061B2 - - Google Patents

Download PDF

Info

Publication number
PL72061B2
PL72061B2 PL14638871A PL14638871A PL72061B2 PL 72061 B2 PL72061 B2 PL 72061B2 PL 14638871 A PL14638871 A PL 14638871A PL 14638871 A PL14638871 A PL 14638871A PL 72061 B2 PL72061 B2 PL 72061B2
Authority
PL
Poland
Prior art keywords
input
output
flip
flop
elements
Prior art date
Application number
PL14638871A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL14638871A priority Critical patent/PL72061B2/pl
Publication of PL72061B2 publication Critical patent/PL72061B2/pl

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

Pierwszenstwo: 20.02.1971 (P. 146388) Zgloszenie ogloszono: 25.05.1973 Opis patentowy opublikowano: 25.09.1974 72061 KI. 21a1,36/22 MKP H03k 23/03 Twórcy wynalazku: Walerian Gruszczynski, Henryk Wierzba, Marian Ligmanowski Uprawniony z patentu tymczasowego: Politechnika Gdanska, Gdansk (Polska) Statyczny licznik binarny Przedmiotem wynalazku jest statyczny licznik bli- larny przeznaczony do stosowania w ukladach prze¬ laczaja-cych sterowania cyfrowego i automatyki, odpornych na narazenia techno-klimatyczne i zakló¬ cenia eletkryczne.Znane sa statyczne liczniki binarne, skladajace sie z n identycznych parametrów typu T o dwóch wyjsciach i jednym wejsciu, polaczonych w ten sposób, ze jedno wejscie kazdego przerzutaikia jest dolaczone do wejscia przerziutnika nastepnego, a wejscie pierwszego praerraultndka stanowa wejscie licznika, do którego doprowadza sie ciag impulsów zliczanych.Brzerzmtniki zastosowane w liczniku skladaja sie z szesciu elementów logicznych NOR realizujacych negacje sumy logicznej, przy czym przerzutnikd te zmieniaja .swój stan pod wplywem przejscia sygna¬ lu wejsciowego od wartosci logicznej 1 do wartosci logicznej 0.Niedogodnoscia znanych dotychczas elektronicz¬ nych liczników binarnych jest mala odpornosc na narazenia techno-klimatyazne i zaklócenia elek¬ tryczne, co ma szczególne znaczenie w przypadku koniecznosci zastosowania opisanych rozwiazan przy tego rodzaju oddzialywaniach zewnetrznych.Celem wynalazku jest opracowanie licznika bi¬ narnego o duzej odpornosci na narazenia techoo- -klimatyczne i zaklócenia elektryczne.Cel ten zostal osiagniety przez zastosowanie n identycznych przerzutników typu T zawierajacych cztery kontaktronowe elementy logiczne zakazu.Wejscie przerzutnika jest polaczone z wejsciami za¬ kazujacymi pierwszego i drugiego elementu logicz¬ nego zakazu, a do innych wejsc zakasujacych tych 5 elementów sa dolaczone wejscia ustalajace stan spoczynkowy przerzu/tnika. Wyjscie pierwszego ele¬ mentu jest polaczone z wejsciem zapisujacym tego elementu i z wejsciami zakazujacymi drugiego i trzeciego elementu. Podolbnie wyjscie drugiego io elementu jest polaczone z wejsciem zapisujacym tego elementu i z wejsciami zakazujacymi elementu pierwszego i czwartego. Wyjscia przerzutnika sta¬ nowia wyjscia trzeciego i czwartego elementu, przy czym wyjscie elementu trzeciego jest polaczone is z wejsciem zapisujacym pierwszego elementu i z wejsciem zakazujacym czwartego elementu, zas wyjscie czwartego elementu jest polaczone z wej¬ sciem zapisujacym elementu drugiego i z wejsciem zakazujacym elementu trzeciego. Ponadto do wejsc 20 zapisujacych trzeciego i czwartego elementu jest dolaczony stalysygnal. r Korzysci techniczne wynikajace z zastosowania wynalazku polegaja na zastapieniu elementów lo- 25 gicznych NOR przez elementy logiczne zakazu, <30 w przypadku realizacji licznika za pomoca kontak- tronów umozliwia zmniejszenie gabarytów d zwiek¬ szenie niezawodnosci dzialania. Licznik binarny z kontakitronowymd elementami logicznymi zakazu s° odznacza sie duza odpornoscia na narazenia tech- 7206172061 no-klimatyczne, zaklócenia elektryczne i wahania napiecia zasilania.Przedmiot wynalaizkiu jest pokazany w przykla¬ dzie wykonania na rysunku, na którymi fig. 1 przed¬ stawia kontaktronowy element logiczny zakazu, fig. 2 schemat przerzutinika tyipu T a fig. 3 uklad, (polaczen licznika.Jedno z mozliwych rozwiazan kontafctronowego elementu logicznego zakazu (fig. 1) zawiera prze¬ kaznik kontaktronowy, którego .zestyk izjwierny po¬ laczony jest jednym koncem z dodatnim biegunem zródla napiecia a drugi koniec stanowi wyjscie ele¬ mentu zakazu. Do jednego konca uzwojenia prze¬ kaznika kontaktronowego dolaczone sa wejscia za¬ pisujace poprzez diody Dl, zas drugi koniec tego uzwojenia -polaczony jest poprzez opornik R z ujem¬ nym biegunem zródla napiecia oraz przez diody D2 z wejsciami zakazujacymi.Przerzutnik tyipu T (fig. 2) sklada sie z czterech kontaktronowych elementów logicznych zakazu 1, 2, 3 i 4 o wejsciach zakazujacych oznaczonych kropka i wejsciach zapisujacych. Kontafctronowe elementy logiczne zakazu 1, 2, 3 i 4 beda zwane dalej ele¬ mentami. Do wejsc zakazujacych pierwszego ele¬ mentu 1 doprowadza sie sygnal wejsciowy x, sygnal ustalajacy Si umozliwiajacy wpisanie stanu poczat¬ kowego oraz sygnal wyjsciowy b' drugiego ele¬ mentu 2, natomiast jedno wejscie zapisujace pierw¬ szego elementu 1 laczy sie z jego wyjsciem, a dru¬ gie z wyjsciem trzeciego elementu 3. Podobnie do wejsc zakazujacych drugiego elementu 2 doprowa¬ dza sie sygnal wejsciowy x, sygnal z sprowadzaja¬ cy jprzerzuitnik do stanu spoczynkowego oraz sygnal wyjsciowy a pierwszego elementu 1, zas jedno wej¬ scie zapisujace drugiego elementu 2 laczy sie z jego wyjsciem, a drugie z wyjsciem czwartego elemen¬ tu 4. Do wejsc zakazujacych trzeciego elementu 3 doprowadza sie sygnal wyjsciowy a pierwszego ele¬ mentu 1 oraz sygnal wyjsciowy yi czwartego ele¬ mentu 4', a do wejsc zakazujacych czwartego ele¬ mentu 4 doprowadza sie sygnal wyjsciowy b dru¬ giego elementu 2 i sygnal wyjsciowy yi trzeciego elementu 3. Do wejsc zapisujacych trzeciego i czwartego ele¬ mentu 3 i 4 doprowadza sie staly sygnal o wartosci 1, zas wyjscia tych. elementów stanowia wyjscie przerzutnika.Statyczny licznik binarny {fig. 3) sklada sie z n identycznych przerzutników Pi, Pfc ..., Pn * typu T, które wytwarzaja sygnaly wyjsciowe y^ y^ y2, J2 • • * yn yii* ¦ Do wejscia pierwszego przerzutnika Pi doprowa¬ dza sie sygnal wejsciowy x, przedstawiajacy ciag impulsów zliczanych, a wyjscie kazdego przerzut¬ nika P2, P2,..., Pn-i wytwarzajace sygnal wyjscio¬ wy yi laczy sde z wejsciami przerzutnika nastepne¬ go. Wspólny dla wszystkich przerzutników sygnal z sprowadza je do stanu spoczynkowego, natomiast sygnaly Sj, 82,..., sn, doprowadzone do przerzutni¬ ków Plf P2,..., Pn, umozliwiaja wpisanie odpowied¬ niego stanu poczatkowego. Jezeli stan spoczynkowy przerzutnika jest oznaczony przez 0 a stan wzbu¬ dzenia oznacza 1, wówczas staneih spoczynkowym licznika jest stan okreslony liczba binarna n ^~ 20 miejiscowa 00 ... 0. Po przyjeciu N ^ 211—1 impul¬ sów wejsciowych o wartosci 1, stan licznika okresla liczba binarna przedstawiajaca liczbe dziesietna N.Licznik moze zliczac maksymalnie 2n—1 impulsów, 5 gdyz nastepny impuls powoduje przejscie licznika do stanu spoczynkowego. Licznik wedlug wynalaz¬ ku dziala w ten sposób, ze jezeli w stanie gdy sygnal wejsciowy x ma wartosc 0 zostanie podany sygnal z o wartosci 1, wówczas w kazdym prze- 10 rzutniku sygnal wyjsciowy b drugiego elementu 2 osiagnie wartosc 0. Powoduje to wytworzenie syg¬ nalu wyjsciowego a o wartosci 1, jednak tylko w przypadku gdy dany przerzutnik znajdowal sie w stanie, w którym sygnal wyjsciowy yi byl równy 1. 15 Wówczas bowiem wszystkie sygnaly wejsc zaka¬ zujacych pierwszego elementu 1 maja wartosc 0 i istnieje sygnal zapisujacy 1, co z kolei powoduje wytworzenie sygnalu o wartosci 1 na wejsciu za¬ kazujacym trzeciego elementu 3 i .sygnal wyjsciowy yi przerzutnika osiaga wartosc 0. Wskutek istnie¬ nia sygnalów zakazujacych o wartosci 0 na wej¬ sciach czwartego elementu 4 drugi sygnal wyjscio¬ wy yi przerzutnika osiaga wartosc 1.Jezeli przed podaniem sygnalu z o wartosci 1, 25 jeden sygnal wyjsciowy yi przerzutnika ma war¬ tosc 0 a drugi yi wartosc 1, wówczas sygnal wyj¬ sciowy b równy jest 0 dzieki temu, ze sygnal wyj¬ sciowy a ma wartosc 1. Przejscie sygnalu z od war¬ tosci 0 do wartosci ii nie powoduje wtedy zadnej zmiany w ukladzie. W przypadku gdy przerzutnik znajduje sie w stanie okreslonym przez jeden syg¬ nal wyjsciowy yi równy 0, drugi sygnal wyjsciowy yi przerzutnika równy 1 sygnal z równy 0 i jezeli sygnal wejsciowy przerzutnika, którym moze byc sygnal wejsciowy x licznika ma poczatkowa war¬ tosc 0 oraz sygnal wyjsciowy a równy jest 1 a syg¬ nal wyjsciowy b równy 0 to pod wplywem pierw¬ szej zmiany sygnalu wejsciowego przerzutnika z 0s na 1 sygnaly wyjsciowe a i b przyjmuja wartosc 0 ale sygnaly wyjsciowe przerzutnika nie zmieniaja swojej wartosci. Gdy sygnal wejsciowy przerzut¬ nika przyjmuje znowu wartosc 0, sygnal wyjscio¬ wy a nie ulega zmianie, natoimiaist sygnal wyjscio- AC wy b osiaga wartosc 1. Powoduje to zmiane sygna- lów wyjsciowych przerzutnika, a mianowicie syg¬ nal wyjsciowy yi przyjmuje wartosc 0, zas sygnal wyjsciowy ji wartosc 1. Nastepne przejscie sygna¬ lu wejsciowego przerzutnika od wartosci 0 do 1 50 wywoluje taki stan przerzutnika, w którym sygnal wyjsciowy a wynosi 0, sygnal wyjsciowy b wyno¬ si 0 natomiast sygnaly wyjsciowe przerzutnika po¬ zostaja bez zmian, a wiec sygnal wyjsciowy yi wy¬ nosi 0, zas sygnal wyjsciowy yi równy jest 1. Przy 55 kolejnym przejsciu sygnalu wejsciowego przerzut¬ nika od wartosci 1 do wartosci 0 nastepuje zmiana sygnalów wyjsciowych a i b, przy czym sygnal wyjsciowy a przyjmuje wartosc la sygnal wyj¬ sciowy b wartosc 0. Nastepuje równiez zmiana syg- 6o nalów wyjsciowych przerzutnika spowodowana zmiana sygnalów wyjsciowych a i b i tak sygnal wyjisciowy yi wynosi 0 a sygnal wyjsciowy yi wy¬ nosi 1, co oznacza, ze przerzutnik wraca calkowi¬ cie do stanu" spoczynkowego. Z dzialania przerzut- 65 iiika wynika, ze po podaniu na wejscie licznika 30 35 4072061 5 sygnalu o wartosci 1 na wyjsciach tego licznika otrzymamy sygnaly wyjscia yx równy 1 oraz y* ...Jn równe 0. Po podaniu drogiego impulsu sygnaly wyjsciowe poszczególnych przerzutników licznika wyniosa odpowiednio yx równy 0, y2 rów- 5 ny 1 zas y3. ..yn równe sa 0. Kolejny impuls wej¬ sciowy licznika spowoduje powstanie sygnalu wyj¬ sciowego o wartosci 1 na wyjsciu nastepnego prze¬ rzutnika licznika.Za ipoimoca sygnalów % s2,..., sn do licznika moze 10 byc wpisana liczba M ^ 2P— 1 i wówczas po wlicze¬ niu N impulsów stan licznika okreslony jest liczba binarna równa liczbie dteiesietnej (M+N) anod 2-n. PL

Claims (1)

1. Zastrzezenie patentowe Statyczny licznik binarny, skladajacy sie z n identycznych przerzutników typu T, posiadajacylch dwa wyjscia i jedno wejscie o takim ukladzie po¬ laczen, ze jedno wejscie kazdego przerzutnilka jest polaczone z wejsciem przerzutnilka nastepnego* zas 15 6 do wejscia pierwszego przerzutnika doprowadza sie ciag impulsów zliczanych, znamienny tym, ze kazdy przerzuitnik zawiera cztery kontaktronowe elementy logiczne zakazu (1, 2, 3 i 4), przy czym wejscie przerzutnika jest polaczone z wejsciami zakazuja¬ cymi elementów (1 i 2), a do innych wejsc zakazu¬ jacych tych elementów sa doprowadzone sygnaly ustalajace stan poczatkowy przerzutnilka, zas wyj¬ scie elementu (1) jest polaczone z wejsciem zapisu¬ jacym tego elementu i z wejsciami zakazujacymi elementów (2 i 3), podobnie wyijsfcie elementu (2) jest polaczone z wejsciem .zapisujacym tego ele¬ mentu i z wejsciami zakazujacymi elementów (1 i 4), a z kolei wyjscie elementu (3) stanowi wyjscie przerzutnika i jest polaczone z wejsciem zapisu¬ jacym elementu (1) i z wejsciem zakazujacym ele¬ mentu (4), zas wyjscie elementu (4) stanowi drogie wyjscie przerzutnika i jest polaczone z wejsciem zapisujacym elementu (2) i wejsciem zakazujacym elementu (3), natomiast do wejsc zapisujacych ele¬ mentów (3 i 4) jest dolaczony staly sygnal.KI. 21a1,36/22 72061 MKP H03k 23/03 D-l ? 02 ° M- ; 02 o—M- t Fig. 1 s;» ^ y •a ?i P4 n Fig. Z Hx *i P2 6 fig. 3 J L Pn Druk. Teclin. Bytom — zam. 342 — naklad 115 egz. Cena 10 zl PL
PL14638871A 1971-02-20 1971-02-20 PL72061B2 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL14638871A PL72061B2 (pl) 1971-02-20 1971-02-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL14638871A PL72061B2 (pl) 1971-02-20 1971-02-20

Publications (1)

Publication Number Publication Date
PL72061B2 true PL72061B2 (pl) 1974-06-29

Family

ID=19953545

Family Applications (1)

Application Number Title Priority Date Filing Date
PL14638871A PL72061B2 (pl) 1971-02-20 1971-02-20

Country Status (1)

Country Link
PL (1) PL72061B2 (pl)

Similar Documents

Publication Publication Date Title
US2719773A (en) Electrical circuit employing magnetic cores
EP0224004A3 (en) Interconnected multiport flip-flop logic circuit interconnected multiport flip-flop logic circuit
US2847659A (en) Coupling circuit for magnetic binaries
US2896848A (en) Magnetic core shift register counter
PL72061B2 (pl)
US2759130A (en) Relay circuits
US3244942A (en) Bistable relay circuit
EP0186866B1 (en) Majority circuit
US2921737A (en) Magnetic core full adder
GB821322A (en) Improvements in logical switching circuits
RU2036547C1 (ru) Энергонезависимая ячейка памяти
GB1206663A (en) Improvements in transfer-storage stages for shift registers and like arrangements
US3114137A (en) Dual string magnetic shift register
US2968797A (en) Magnetic core binary counter system
JPH05227040A (ja) シリアル・パラレル変換回路
US3150269A (en) Magnetic switching device
US3327178A (en) Counting circuit using bistable relays
US3125744A (en) Stage
US2910595A (en) Magnetic core logical circuit
US2970293A (en) Binary counter
US3531784A (en) Magnetic laddic core device
RU2034397C1 (ru) Энергонезависимая ячейка памяти
US3105141A (en) Counter circuits
US3094611A (en) Logic circuit employing magnetic cores
RU2038692C1 (ru) Помехоустойчивый счетчик импульсов