Pierwszenstwo: Zgloszenie ogloszono: 30.05.1973 Opis patentowy opubHkowano: 15.11.1974 71898 KI. 21e, 19/26 MKP GOlr 19/26 Twórcy wynalazku: Michal Karkoszka, Stanislaw Roman, Andrzej Geryszewski, Wojciech Michalowski Uprawniony z patentu tymczasowego :Zjednoczone Zaklady Elektronicznej Aparatury Pomiarowej "Elpo", Warszawa (Polska) Uklad polaczen calkujacego woltomierza cyfrowego Przedmiotem wynalazku jest uklad polaczen calkujacego woltomierza cyfrowego.Znany jest uklad polaczen calkujacego woltomierza cyfrowego zbudowany z ukladu wejsciowego, integra¬ tora, komparatora, generatora wzorcowego, bramki elektronicznej, licznika, zródla-napiecia odniesienia, pierw¬ szego przelacznika elektronicznego podlaczajacego na wejscie integratora uklad wejsciowy lub zródlo napiecia odniesienia, drugiego przelacznika elektronicznego przelaczajacego polaryzacje zródla napiecia odniesienia, trze¬ ciego przelacznika elektronicznego sluzacego do zerowania integratora, ukladu sterowania pierwszego przelacz¬ nika, ukladu sterowania drugiego przelacznika i ukladu sterowania trzeciego przelacznika, przy czym wspomnia¬ ne elementy ukladu "woltomierza sa polaczone miedzy soba w sposób opisany nizej.Wyjscie ukladu wejsciowego jest polaczone, poprzez pierwszy przelacznik i szeregowy rezystor, z wejsciem wzmacniacza integratora. Wyjscie zródla napiec odniesienia jest polaczone z wejsciem tegoz wzmacniacza po¬ przez drugi przelacznik i pierwszy przelacznik. Wyjscie wzmacniacza integratora jest polaczone z pierwszym wejsciem komparatora. Wyjscie komparatora jest polaczone z pierwszym wejsciem bramki elektronicznej. Drugie wejscie komparatora jest dolaczone do napiecia odniesienia, zas drugie wejscie bramki elektronicznej jest pola¬ czone z wyjsciem generatora wzorcowego. Wyjscie bramki elektronicznej jest polaczone z pierwszym wejsciem licznika. Drugie wejscie licznika jest polaczone z pierwszym wyjsciem podstawowego ukladu sterowania, z pierw¬ szym wejsciem ukladu sterowania drugiego przelacznika i z pierwszym wejsciem ukladu sterowania trzeciego przelacznika. Pierwsze wyjscie licznika jest polaczone z drugim wejsciem ukladu sterowania drugiego przelaczni¬ ka, natomiast drugie wyjscie jest polaczone z ukladem rejestratora nie pokazanym na rysunku. Drugie wyjscie podstawowego ukladu sterowania jest polaczone z drugim wejsciem ukladu sterowania trzeciego przelacznika, a trzecie wyjscie jest polaczone z wejsciem ukladu sterowania pierwszego przelacznika.Opisany uklad woltomierza dziala na zasadzie przetwarzania napiecia na wartosc odcinka czasu, a nastep¬ nie pomiarze cyfrowym tego odcinka metoda zliczania impulsów z generatora wzorcowego. Wartosc napiecia mierzonego jest zamieniana na wartosc odcinka czasu przez calkowanie tego napiecia i napiecia odniesienia w cyklu pomiarowym, zlozonym z dwóch powtarzajacych sie faz. Pierwsza faza wyznaczona jest za pomoca2 71898 licznika zliczajacego impulsy generatora wzorcowego i zaczyna sie z chwila wykrycia przez komparator przekro¬ czenia okreslonego poziomu przez napiecie na wyjsciu integratora. W fazie tej nastepuje calkowanie napiecia mierzonego. W drugiej fazie pomiarowej na wejscie integratora jest podane napiecie odniesienia o polaryzacji przeciwnej w stosunku do polaryzacji napiecia mierzonego. Czas sprowadzania wyniku calkowania do okreslone: go poziomu jest mierzony za pomoca impulsów generatora wzorcowego i konczy sie w chwili wykrycia przez komparator powrotu do okreslonego poziomu przez napiecie na wyjsciu integratora. Zamyka sie wówczas bram¬ ka licznika, a nastepnie uklad sterowania powoduje przepisanie stanu licznika do pamieci buforowej, która steruje wskaznikami i przesyla informacje do rejestratora. Po przepisaniu wyniku stan licznika sprowadzany jest do zera.Wada znanego ukladu woltomierza jest to, ze faza pomiaru napiecia mierzonego nie rozpoczyna sie synchronicznie z chwila przyjscia pierwszego impulsu z generatora wzorcowego, zas faza pomiaru napiecia odnie¬ sienia nie konczy sie w momencie trwania okreslonego impulsu tegoz generatora. W niekorzystnym przypadku wynik pomiaru moze byc obarczony bledem ±2 jednostek.Niedogodnoscia ukladu jest koniecznosc stosowania skomplikowanych ukladów sterowania poszczególny¬ mi fazami pomiaru a w szczególnosci fazy zerowania integratora.Celem wynalazku jest wyeliminowanie wad i niedogodnosci znanego ukladu woltomierza.Cel ten osiagnieto przez bezposrednie polaczenie wyjscia wzorcowego generatora z wejsciem licznika i wejs¬ ciem przerzutnika uruchamiajacego uklad pamieci, nastepnie przez polaczenie pierwszego wyjscia licznika z wejsciem ukladu sterowania przelacznika zerowania integratora, przez polaczenie drugiego wyjscia licznika z wejsciem ukladu sterowania przelacznika przylaczajacego uklad wejsciowy do wejscia integratora, przez pola¬ czenie trzeciego wyjscia licznika z wejsciem ukladu sterowania przelacznika przylaczajacego posrednio zródlo napiec odniesienia do wejscia integratora. Drugie wejscie przerzutnika polaczone jest z wyjsciem komparatora a wejscia komparatora z wyjsciem integratora, przy czym uklad dziala w ten sposób, ze caly cykl pomiarowy trwa trzy okresy synchronicznej sieci zasilajacej, z tym ze faza pomiaru napiecia mierzonego trwa przez pierwszy okres, w którym licznik osiagajac okreslony stan wysyla sygnal odlaczenia wejsciowego ukladu z wejscia integra¬ tora i przylaczenia na to wejscie zródla napiec odniesienia. Faza pomiaru napiecia odniesienia o polaryzaqi przeciwnej w stosunku do polaryzacji sygnalu mierzonego trwa do momentu, w którym nastepuje zmiana stanu komparatora i pojawienie sie kolejnego impulsu na wejsciu licznika i wejsciu przerzutnika, powodujacego urucho¬ mienie pamieci i zarejestrowanie wyniku pomiaru. Faza koncowa trwa od momentu zmiany stanu komparatora do momentu zakonczenia calego cyklu pomiarowego i jest wykorzystana przez okreslone stany licznika do odlaczenia zródla napiec odniesienia, do zerowania integratora i do zalaczenia ukladu wejsciowego na wejscie integratora.Uklad polaczen woltomierza ma te zalete, ze faza pomiaru napiecia mierzonego rozpoczyna sie synchro¬ nicznie z impulsem generatora wzorcowego przekazanym na licznik, a nastepnie w formie sygnalu sterowania, na przelacznik zalaczajacy wejsciowy uklad na wejscie integratora, zas faza pomiaru napiecia odniesienia konczy sie synchronicznie z okreslonym impulsem stanu licznika w momencie zmiany stanu komparatora, co eliminuje blad odczytu pomiaru, natomiast ogólne wykorzystanie okreslonych stanów licznika do sterowania poszczególnymi fazami pomiarowymi upraszcza uklad sterowania.Przedmiot wynalazku jest przedstawiony na rysunku, na którym fig. 1 przedstawia blokowy uklad pola¬ czen calkujacego woltomierza cyfrowego, fig. 2 — przebiegi napieciowe wystepujace w ukladzie.Uklad polaczen calkujacego woltomierza cyfrowego sklada sie z wejsciowego ukladu U\y, integratora IRC, komparatora K, przerzutnika Pk, wzorcowego generatora G, zródla U napiec U^ odniesienia, pierwszego elektronicznego przelacznika Kj podlaczajacego na wejscie integratora IRC wejsciowy uklad UW lub zródlo U napiec Uw odniesienia, drugiego elektronicznego przelacznika K2 wspóldzialajacego z pierwszym przelaczni¬ kiem Ki podlaczajacego zródlo U na wejscie integratora IRC, trzeciego elektronicznego przelacznika K3 sluza¬ cego do zerowania integratora IRC, pierwszego ukladu sterowania Sj sterujacego pierwszy przelacznik Ki, drugiego ukladu sterowania S2 sterujacego drugi przelacznik K2, trzeciego ukladu sterowania S3 sterujacego trzeci przelacznik K3, licznika L wspólpracujacego z ukladami sterowania St, S2, S3, ukladu pamieci P i cyfro¬ wego wskaznika W. Wspomniane elementy ukladu sa polaczone miedzy soba w sposób opisany nizej.Wyjscie ukladu wejsciowego UW jest polaczone, poprzez pierwszy przelacznik Ki i szeregowy rezystor R, na wejscie wzmacniacza I integratora IRC. Zródlo U napiec U^ odniesienia jest podlaczane na to wejscie, poprzez drugi przelacznik K2, pierwszy przelacznik K\ i szeregowy rezystor R. Wejcie i wyjscie wzmacniacza I sa ze soba zwierane lub rozwierane trzecim przelacznikiem K3. Wyjscie wzmacniacza I jest polaczone z pierwszym wejsciem komparatora K. Drugie wejscie komparatora K jest polaczone z punktem ukladu o potencjale odniesie¬ nia. Wyjscie komparatora K jest polaczone z drugim wejsciem przerzutnika Pr. Pierwsze wejscie przerzutnika Pr3 71898 jest polaczone z wejsciem licznika L i wyjsciem generatora G, zas wyjscie przerzutnika P^ jest polaczone z wejs¬ ciem ukladu pamieci P. Pierwsze wyjscie licznika L jest polaczone z wejsciem trzeciego ukladu sterowania S3, sluzacym do sterowania trzeciego przelacznika K3. Drugie wyjscie licznika L jest polaczone z wejsciem pierwsze¬ go ukladu sterowania Si, sluzacym do sterowania pierwszego przelacznika Ki. Trzecie wyjscie licznika L jest polaczone z wejsciem drugiego ukladu sterowania S2, sluzacym do sterowania drugiego przelacznika K2. Wyjs¬ cia dekad licznika L sa polaczone z odpowiednimi wejsciami ukladu pamieci P, a wyjscia ukladu pamieci P sa polaczone z odpowiednimi wejsciami cyfrowego wskaznika W.Uklad woltomierza dziala w sposób opisany nizej.Mierzone napiecie U po przetworzeniu w ukladzie wejsciowym UW, jest przylozone na wejscie integrato¬ ra IRC, poprzez pierwszy przelacznik Ki w momencie rozpoczecia okresu synchronicznej sieci zasilajacej i po uprzednim wyzerowaniu integratora IRC. Caly cykl pomiarowy woltomierza trwa trzy okresy synchronicznej sieci zasilajacej z tym, ze faza pomiaru mierzonego napiecia Ux trwa przez pierwszy okres, w którym licznik L osiagajac stan m wypelnienia wysyla sygnal odlaczenia wejsciowego ukladu UW i podlaczenia zródla U napiec Un odniesienia na wejscie integratora IRC. Faza pomiaru napiecia Un odniesienia o polaryzacji napiecia mierzo¬ nego Ux trwa do momentu m + n, w którym nastepuje zmiana stanu komparatora K i pojawienie sie kolejnego impulsu m + n + 1 na wejsciu licznika L i pierwszym wejsciu przerzutnika Pr powodujacego uruchomienie pamieci P i zarejestrowanie wyniku pomiaru. Faza koncowa trwa od momentu m + n + 1 zmiany stanu kompara¬ tora K do momentu zakonczenia calego cyklu pomiarowego i jest wykorzystana przez okreslone stany licznika L do odlaczenia zródla U napiec Un odniesienia, do zerowania integratora IRC i do zalaczenia ukladu wejsciowe¬ go UW na wejscie integratora IRC za pomoca odnosnych ukladów sterowania Si, S2, S3 i odnosnych przelaczni¬ ków K!,K2,K3. PL