PL69859B1 - - Google Patents

Download PDF

Info

Publication number
PL69859B1
PL69859B1 PL1969135458A PL13545869A PL69859B1 PL 69859 B1 PL69859 B1 PL 69859B1 PL 1969135458 A PL1969135458 A PL 1969135458A PL 13545869 A PL13545869 A PL 13545869A PL 69859 B1 PL69859 B1 PL 69859B1
Authority
PL
Poland
Prior art keywords
semiconductor
metal
layer
thin
contact
Prior art date
Application number
PL1969135458A
Other languages
English (en)
Original Assignee
Arbeitsstelle Fuer Molekularelektronik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arbeitsstelle Fuer Molekularelektronik filed Critical Arbeitsstelle Fuer Molekularelektronik
Publication of PL69859B1 publication Critical patent/PL69859B1/pl

Links

Classifications

    • H10P95/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

Uprawniony z patentu: Arbeitsstelle fur Molekularelektronik, Drezno (Niemiecka Republika Demokratyczna) Sposób wytwarzania blokujacych zlaczy metalu z pólprzewodnikiem przy wytwarzaniu cienkowarstwowych elementów elektronicznych l 2 Przedmiotem wynalazku jest sposób wytwarza¬ nia blokujacych zlaczy metalu z pólprzewodni¬ kiem polikrystalicznym na izolujacych materia¬ lach nosnych, na przyklad na szkle lub ceramice przy wytwarzaniu cienkowarstwowych elementów elektronicznych.Dioda cienkowarstwowa sklada sie z warstwy pólprzewodzacej, która po jednej stronie ma kon¬ takt wstrzykujacy a po drugiej stronie ma kontakt blokujacy. Wykonanie kontaktu wstrzykujacego nie sprawia specjalnych trudnosci natomiast wy¬ twarzanie dobrze blokujacego zlacza metalu z pól¬ przewodnikiem jest problematyczne.Kontakt blokujacy wykonuje sie zasadniczo albo pomiedzy warstwa pólprzewodnika a usytuowana pod nia na podlozu warstwa metalu albo pomiedzy warstwa pólprzewodnika a naniesiona na nia war¬ stwa metalu.Sposoby wytwarzania kontaktu blokujacego po¬ miedzy pólprzewodnikiem a pokrywajacym go me¬ talem maja kilka wad. Poniewaz polikrystaliczne warstwy pólprzewodnikowe wymagaja przewaznie obróbki w wysokich temperaturach albo tez mu¬ sza byc wytwarzane w wysokich temperaturach aby otrzymac uzyteczne wlasciwosci elektryczne, na przyklad duza ruchliwosc nosników ladunków, mala koncentracje pulapek, liczba wchodzacych w gre przy wykonywaniu kontaktu wstrzykuja¬ cego z pólprzewodnikiem metali jest ograniczona do tych metali, które maja stosunkowo wysoka 15 25 30 temperature topnienia lub mala sklonnosc do dy¬ fuzji w temperaturze obróbki, jezeli nie chce sie by pólprzewodnik byl bezuzyteczny elektrycznie lub by wlasciwosci kontaktu wstrzykujacego zo¬ staly pogorszone.Ponadto trzeba przedsiewziac srodki, które za¬ pewnia dobra czystosc i powtarzalnosc powierzch¬ ni pólprzewodnika jesli chce sie uzyskac technicz¬ nie uzyteczny kontakt blokujacy przy koncowym wydzielaniu metalu. Srodki te powoduja podroze¬ nie procesu wytwarzania. Przy procesach kapie¬ lowych niedogodne jest przykladowo: napowietrza¬ nie posrednie, poniewaz moga przy tym powstac niekontrolowane zanieczyszczenia na powierzchni pólprzewodnika, które powoduja brak kontaktu blokujacego. Unikniecie zanieczyszczen wymaga stosowania dodatkowych srodków technologicz¬ nych.Z powyzszego wynika ze druga podana mozli¬ wosc, mianowicie wytwarzanie kontaktu blokuja¬ cego pomiedzy pólprzewodnikiem a usytuowanym pod nim metalem jest technologicznie korzystniej¬ sza. Jednak równiez w tym przypadku znane spo¬ soby maja szereg wad. W przypadku wielosklad¬ nikowych pólprzewodników przeszkoda jest nie- stechiometryczne wydzielanie, na przyklad naj¬ pierw wydzielanie sie jednego skladnika, co utrud¬ nia wytworzenie kontaktu blokujacego, trzeba za¬ tem uzyskac stechiometryczne wydzielanie, przy¬ kladowo przez naparowywanie w urzadzeniu na- 89 85969850 3 parowujacym. Wada jest przy tym to, ze stero¬ wanie procesu naparowywania, maskowanie pod¬ loza i przemiana podloza napotykaja na trudnosci techniczne i na skutek duzych kosztów sposoby takie sa nieoplacalne.Znany jest ponadto sposób, który umozliwia wytwarzanie kontaktu blokujacego pod dwusklad¬ nikowym pólprzewodnikiem, wedlug którego naj¬ pierw na pokryte odpowiednim metalem podloze nanoszone sa cienka warstwa trudniej konden- sujace skladniki, po czym ponownego odparowa¬ nia tych skladników unika sie przez pokrycie ich bardzo cienka warstwa pólprzewodnika wlasciwe¬ go a nastepnie po podgrzaniu do potrzebnej tem¬ peratury przeprowadza sie wydzielanie pólprze¬ wodnika.Okazalo sie jednak, ze konieczne w tym sposo¬ bie wytworzenie bardzo cienkich warstw jest trudno powtarzalne a ponadto równiez tu po¬ trzebne sa dodatkowe naklady technologiczne.Celem wynalazku jest usuniecie wymienionych wad znanych sposobów wytwarzania kontaktu blokujacego w cienkowarstwowym elemencie pól¬ przewodnikowym. przewodnikowy stanowi diode cienkowarstwowa o konstrukcji warstwowej. Jest oczywiste, ze opi¬ sany sposób nadaje sie równiez do wytwarzania elementów pólprzewodnikowych o konstrukcji 5 szczelinowej. Przy tym najpierw podloze pokrywa sie sluzaca jako kontakt blokujacy warstwa me¬ talu, a nastepnie naklada sie na nia warstwe pól¬ przewodnika i na te warstwe pólprzewodnika na¬ klada sie sluzaca do wytworzenia kontaktu wstrzy- 10 kujacego warstwe metalu tak, ze pomiedzy sa¬ siednimi krawedziami warstw metalowych powsta¬ je szczelina.Sposób wedlug wynalazku jest objasniony na przykladzie wykonania przedstawionym na rysun- 15 ku na którym fig. 1 przedstawia diode cienko¬ warstwowa o konstrukcji warstwowej wykonana sposobem wedlug wynalazku w przekroju, a fig. 2 przedstawia diode cienkowarstwowa o konstrukcji szczelinowej w przekroju. 20 Zgodnie ze sposobem wedlug wynalazku, jak pokazano na fig. 1, warstwe metalu 1 umieszcza sie na powierzchni izolacyjnego podloza 2, wyko¬ nanego zwlaszcza z ceramiki lub ze szkla a war¬ stwa metalu 1 ze zlota lub z innego metalu na- Zadaniem wynalazku jest stworzenie sposobu 25 dajacego sie do wytworzenia kontaktu blokujace- wytwarzania zlaczy metalu z pólprzewodnikiem o dobrze powtarzalnych parametrach, z zastoso¬ waniem prostej technologii wytwarzania i obni¬ zenia kosztów wytwarzania.Cel ten zostal osiagniety wedlug wynalazku przez to, ze przy wytwarzaniu cienkowarstwo¬ wych, elektronicznych elementów pólprzewodniko¬ wych w wykonaniu warstwowym lub szczelino¬ wym w których kontakt blokujacy wytwarza sie pomiedzy pólprzewodnikiem o strukturze polikry¬ stalicznej a usytuowana na tym pólprzewodniku warstwa metalu, na podlozu umieszcza sie naj¬ pierw sluzaca do wytworzenia kontaktu blokuja¬ cego warstwe^ metalu, a nastepnie na warstwie tej wydziela sie material pólprzewodnika, bezpo¬ srednio po czym warstwy metalu i pólprzewodnika poddaje sie wspólnie ogrzewaniu.Jezeli warstwa metalu jest wykonana ze zlota a pólprzewodnikiem jest siarczek kadmu ogrze- go. Warstwa metalu 1 jest nanoszona na podloze w znany sposób, na przyklad przez naparowanie.Na warstwe metalu 1 naklada sie teraz warstwe pólprzewodnika 3, równiez w znany sposób, przy 30 czym jako material pólprzewodnika mozna zasto¬ sowac siarczek kadmu lub inny odpowiedni ma¬ terial pólprzewodzacy. Bezposrednio po naniesie¬ niu warstwy pólprzewodnika 3 uklad poddaje sie wyzej opisanej obróbce cieplnej. Warstwy me¬ ss talu 1 i 4 zaopatruje sie w znane przylacza 5 i 6.Na fig. 2 pokazano diode cienkowarstwowa o konstrukcji szczelinowej. Równiez tutaj najpierw podloze 2 pokrywa sie warstwa metalu 1, na która naklada sie warstwe pólprzewodnika 3. 40 W przeciwienstwie do opisanej wyzej diody o kon¬ strukcji warstwowej pólprzewodnik pokrywa tu podloze na wiekszym obszarze. Nastepnie warstwe pólprzewodnika i warstwe metalu poddaje sie wspólnie ogrzewaniu, po czym na warstwe pól- wanie prowadzi sie w temperaturze 500°C przez 45 przewodnika 3 naklada sie druga warstwe metalu 4 tak, ze jest ona przestrzennie przesunieta wzgle¬ dem warstwy metalu 1. Na skutek tego pomiedzy warstwami metalu 1 i 4 powstaje szczelina o wy¬ miarach 7 i 8, które maja jednak znaczenie dla wlasciwosci diody a nie dla sposobu wedlug wy¬ nalazku wytwarzania blokujacych zlaczy metalu z pólprzewodnikiem. Wreszcie warstwy metalu 1 i 4 wyposaza sie w przylacza 5 i 6.Jest przy tym oczywiste, ze sposób wedlug wy¬ nalazku nadaje sie równiez do zastosowania do wytwarzania zlaczy blokujacych w obwodach sca¬ lonych z czynnymi elementami cienkowarstwowy¬ mi i/lub diodami cienkowarstwowymi. przynajmniej 5 minut. Ogrzewanie przeprowadza sie korzystnie w prózni jak i w atmosferze gazu obojetnego na przyklad azotu. Przez ogrzewanie usuwa sie z jednej strony wady strukturalne pól¬ przewodnika a z drugiej strony wytworzone przez dyfuzje metalu w pólprzewodnik obszary domiesz¬ kowane, spowodowane na przyklad odchyleniami stechiometrycznymi przy kondensacji, które przez ogrzewanie sa kompensowane przynajmniej w warstwie granicznej pólprzewodnika, przez co umozliwione jest wytworzenie blokujacego zlacza metalu z pólprzewodnikiem.Aby zapewnic zadany przebieg tego procesu trzeba reagujace materialy utrzymac z dala od ukladu. Zwlaszcza obecnosc tlenu powoduje po¬ wstawanie tlenku kadmu, który uniemozliwia wy¬ tworzenie blokujacego kontaktu.W koncu na warstwe pólprzewodnika nanosi sie w znany sposób tworzaca kontakt wstrzyku- 50 55 •0 PL PL PL PL PL PL PL PL PL PL PL PL PL

Claims (1)

1.
PL1969135458A 1968-08-23 1969-08-20 PL69859B1 (pl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DD13433668 1968-08-23
DD13631368 1968-11-29

Publications (1)

Publication Number Publication Date
PL69859B1 true PL69859B1 (pl) 1973-10-31

Family

ID=25747191

Family Applications (1)

Application Number Title Priority Date Filing Date
PL1969135458A PL69859B1 (pl) 1968-08-23 1969-08-20

Country Status (3)

Country Link
CS (1) CS149411B2 (pl)
DE (1) DE1939569A1 (pl)
PL (1) PL69859B1 (pl)

Also Published As

Publication number Publication date
CS149411B2 (pl) 1973-07-05
DE1939569A1 (de) 1970-02-26

Similar Documents

Publication Publication Date Title
US3382568A (en) Method for providing electrical connections to semiconductor devices
US3323198A (en) Electrical interconnections
US4364167A (en) Programming an IGFET read-only-memory
US4140548A (en) MOS Semiconductor process utilizing a two-layer oxide forming technique
US3456335A (en) Contacting arrangement for solidstate components
PL123900B1 (en) Passivation composition for semiconductor devices containing silicon nitride layer and phosohorosilicate glass layer,and method of passivation of semiconductor devices
EP0248445A3 (en) Semiconductor device having a diffusion barrier and process for its production
US4109371A (en) Process for preparing insulated gate semiconductor
US3925572A (en) Multilevel conductor structure and method
US3939047A (en) Method for fabricating electrode structure for a semiconductor device having a shallow junction
US4354307A (en) Method for mass producing miniature field effect transistors in high density LSI/VLSI chips
US3609470A (en) Semiconductor devices with lines and electrodes which contain 2 to 3 percent silicon with the remainder aluminum
US3849270A (en) Process of manufacturing semiconductor devices
US4498224A (en) Method of manufacturing a MOSFET using accelerated ions to form an amorphous region
US3255005A (en) Masking process for semiconductor elements
US3504239A (en) Transistor with distributed resistor between emitter lead and emitter region
US3775838A (en) Integrated circuit package and construction technique
US4295209A (en) Programming an IGFET read-only-memory
US3609472A (en) High-temperature semiconductor and method of fabrication
PL69859B1 (pl)
US3705060A (en) Method of producing a semiconductor or thick film device
US3408271A (en) Electrolytic plating of metal bump contacts to semiconductor devices upon nonconductive substrates
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
US3851382A (en) Method of producing a semiconductor or thick film device
US3579375A (en) Method of making ohmic contact to semiconductor devices