PL66533B1 - - Google Patents
Download PDFInfo
- Publication number
- PL66533B1 PL66533B1 PL139916A PL13991670A PL66533B1 PL 66533 B1 PL66533 B1 PL 66533B1 PL 139916 A PL139916 A PL 139916A PL 13991670 A PL13991670 A PL 13991670A PL 66533 B1 PL66533 B1 PL 66533B1
- Authority
- PL
- Poland
- Prior art keywords
- input
- output
- voltage
- amplifier
- relay
- Prior art date
Links
Description
Opublikowano: 10.X.1972 66533 KI. 21e,19/26 MKP GOlr 19/26 CZYTELNIA! Wspóltwórcy wynalazku: Jerzy Czarnecki, Jerzy Laczynski Wlasciciel patentu: Przemyslowy Instytut Automatyki i Pomiarów (Od¬ dzial we Wroclawiu), Wroclaw (Polska) Cyfrowo-analogowy korektor linii zerowej przetworników napiecie — czestotliwosc Przedmiotem wynalazku jest cyfrowo — analo¬ gowy korektor linii zerowej przetwornika napie¬ cie — czestotliwosc, przeznaczony do automatycz¬ nej korekty linii zerowej przetworników napiecie — czestotliwosc, pracujacych z okresowymi prze¬ biegami napiec wejsciowych, jak na przyklad przy pomiarach w chromatografii.Znane rozwiazania korektorów linii zerowej w przetwornikach napiecie — czestotliwosc sa utwo¬ rzone z silnika krokowego sprzezonego z potencjo¬ metrem, przy czym silnik zasilany jest impulsami wyjsciowymi przetwornika, a potencjometr ze zródla napiecia stalego, zas jego wyjscie jest po¬ laczone z wejsciem przetwornika.Wada takiego rozwiazania korektora jest waski zakres korekcji oraz koniecznosc stosowania ru¬ chomych i skomplikowanych elementów regula¬ cyjnych jak silnik krokowy i precyzyjny potencjo- mentr o wysokiej liniowosci.Celem wynalazku jest umozliwienie w szerokim zakresie korekcji linii zerowej przetwornika napie¬ cie — czestotliwosc, pracujacego z okresowymi przebiegami napiec wejsciowych, przy jednoczes¬ nym wyeliminowaniu koniecznosci stosowania pre¬ cyzyjnych i skomplikowanych, ruchomych elemen¬ tów regulacyjnych.Zadaniem wynalazku jest skonstruowanie ukla¬ du elektronicznego realizujacego postawiony cel.Cel ten zostal osiagniety przez skonstruowanie korektora, który ma wejsciowy obwód, utworzony 20 25 30 z dwu równolegle, przemiennie wlaczonych diod, którego wyjscie jest polaczone przez przekaznik z wejsciem wzmacniacza calkujacego, przy czym wejscie to jest jednoczesnie polaczone przez drugi przekaznik z punktem uziemienia calego ukladu.Wyjscie wzmacniacza calkujacego jest polaczone z wejsciem wzmacniacza, który przez wtórnik emiterowy jest polaczony z zaciskiem stanowia¬ cym wyjscie korektora podczas gdy wejscia ste¬ rujace przekazników sa polaczone przez uklad ste¬ rowania i detektor pasma z wejsciem przetworni¬ ka.Korektor wedlug wynalazku umozliwia w sze¬ rokim zakresie korekte linii zerowej w przetwor¬ nikach napiecie — czestotliwosc, pracujacych z okresowymi przebiegami napiec wejsciowych, umozliwia automatyczne utrzymywanie stalego poziomu linii zerowej, korygujac wszelkie tak do¬ datnie jak i ujemne jej zmiany w okresach cza¬ su wystepujacych miedzy zakonczeniem jednego okresu napiecia wejsciowego przetwornika, a roz¬ poczeciem nastepnego okresu napiecia wejscio¬ wego przetwornika. Korektor wedlug wynalazku eliminuje skomplikowane ruchome elementy regu¬ lacyjne, jak silnik krokowy i precyzyjny poten¬ cjometr przez zastosowanie prostych podzespolów elektronicznych i dwu przekazników.Wynalazek zostanie blizej objasniony na przy¬ kladzie wykonania przedstawionym na zalaczonych rysunkach, na których fig. 1. przedstawia schemat 66 53366 533 elektryczny korektora, a fig. 2. korygowany prze¬ bieg napiecia wejsciowego przetwornika w funk¬ cji czasu.Cyfrowo — analogowy korektor wedlug wyna¬ lazku ma wejsciowy obwód 1 utworzony z dwu 5 równoleglej przemiennie polaczonych diod 2 i 3, z których jedna dioda 2 jest polaczona w szereg przez dwa rezystory 4 i 5 z wejsciem korektora, przy czym przez rezystor 6 jest polaczony wspólny punkt polaczen rezystorów 4 i 5 ze zródlem 7 na- 10 piecia stalego, celem odpowiedniej ujemnej po¬ laryzacji diody 2, zas druga dioda 3 jest polaczona W szereg przez dwa rezystory 8 i 9 z wejsciem ko¬ rektora, a wspólny punkt polaczenia tych rezysto¬ rów jest polaczony przez rezystor 10 ze zródlem 7 15 napiecia stalego celem odpowiedniej dodatniej po¬ laryzacji diody 3. Wyjscie wejsciowego obwodu 1 jest polaczone przez przekaznik 11 z wejsciem cal¬ kujacego wzmacniacza 12. Wejscie calkujacego wzmacniacza 12 jest jednoczesnie polaczone przez 2o przekaznik 13 z punktem uziemienia calego ukladu, przy czym obwody sterujace obydwu przekazników 11 i 13 sa polaczone przez sterujacy uklad 14 i de¬ tektor pasma 15 z wejsciem przetwornika. Wyjscie calkujacego wzmacniacza 12 jest polaczone z wejs- 25 ciem wzmacniacza 16, którego wyjscie jest pola¬ czone przez emiterowy wtórnik 17 z zaciskiem 18, stanowiacym wyjscie korektora. Wyjscie korektora laczy sie z wejsciem przetwornika napiecie — cze¬ stotliwosc, którego linia zerowa ma byc korygowa- 30 na zas wejscie korektora laczy sie z wyjsciem przetwornika.Dzialanie korektora wedlug wynalazku przebiega nastepujaco: Przed rozpoczeciem pomiarów w momencie t± 35 przekaznik 13 przez uklad sterujacy 14 zwiera na krótki okres wejscie calkujacego wzmacniacza 12 z punktem zerowym calego ukladu umozliwiajac splyw ladunków statycznych, a nastepnie reczne ustawienie poziomu linii zerowej. W momencie t2 40 rozpoczyna sie okres korekcji linii zerowej. Obec¬ nosc jakichkolwiek impulsów na wyjsciu prze¬ twornika napiecie — czestotliwosc w tym momen¬ cie swiadczy o dryfcie linii zerowej przetwornika od poziomu ustawionego przed rozpoczeciem po- 45 miarów. Impulsy wyjsciowe przetwornika napiecie — czestotliwosc pojawiajace sie na" jcgo Wyjsciu w momencie t2 zaleznie od ich polaryzacji przechodza przez jedna z galezi równoleglego, wejsciowego obwodu 1 na wyjscie tego obwodu. W momencie t2 poprzez detektor pasma 15 i sterujacy uklad 14 zostaje wlaczony przekaznik 11 laczacy wejscie calkujacego wzmacniacza 12 z wyjsciem wejscio¬ wego obwodu 1. Przekaznik 11 laczy wyjscie wejs¬ ciowego obwodu 1 z wejsciem calkujacego wzmac¬ niacza 12 do momentu t3. Impulsy o polaryzacji dodatniej lub ujemnej na wyjsciu przetwornika w tym okresie czasu sa rezultatem dryftu linii zero¬ wej przetwornika i podane zostaja na wejscie wzmacniacza calkujacego 12. Napiecie wyjsciowe z calkujacego wzmacniacza 12 jest wzmacniane we wzmacniaczu 16 i przez wtórnik emiterowy 17 po¬ dawane na wejscie korektora 18. Wyjsciowe na¬ piecie korektora jest wprost proporcjonalne do dryftu linii zerowej i posiada odwrotny do tego dryftu znak co w wyniku powoduje odpowiednia korekte linii zerowej przetwornika. Proces ko¬ rekcji trwa do momentu t3. Wówczas przekaznik 11 powoduje odlaczenie wejscia calkujacego wzmacniacza 12 od wyjscia wejsciowego obwodu 1 i tym samym odlacza korektor od wyjscia prze¬ twornika. Stan ten trwa do momentu t4, w którym to rozpoczyna sie nastepny, analogiczny cykl pra¬ cy korektora. PL
Claims (1)
1. Zastrzezenie patentowe Cyfrowo-analogowy korektor linii zerowej prze¬ twornika napiecie — czestotliwosc, znamienny tym, ze ma wejsciowy obwód (1), utworzony z dwóch równolegle, przemiennie wlaczonych diod (2) i (3), którego wyjscie jest polaczone przez przekaznik (11) z wejsciem calkujacego wzmacniacza (12), przy czym wejscie to jednoczesnie jest polaczone przez drugi przekaznik (13) z punktem uziemienia calego ukladu, zas wyjscie calkujacego wzmacnia¬ cza (12) jest polaczone z wejsciem wzmacniacza (16), który przez emiterowy wtórnik (17) jest po¬ laczony z zaciskiem (18), stanowiacym wyjscie ko¬ rektora, podczas gdy wyjscia sterujace obydwu przekazników (11) i (13) sa polaczone przez steru¬ jacy uklad (14) i detektor pasma (15) z wejsciem przetwornika.KI. 21e»10/26 CC633 MKP OOlr 19/26 Fu PL
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL66533B1 true PL66533B1 (pl) | 1972-08-31 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS55130222A (en) | Generator of composite pulse for distortion measurement | |
| US4215315A (en) | Low frequency signal period or ratio (period)-to-voltage converter | |
| PL66533B1 (pl) | ||
| GB1536623A (en) | Integrated circuits | |
| GB1058942A (en) | Improvements in digital voltmeters | |
| GB1452791A (en) | Analog computer circuits | |
| US4161724A (en) | Method and circuit arrangement for converting an analog quantity into a digital quantity using a pair of integrators | |
| USRE28579E (en) | Integrating network using at least one D-C amplifier | |
| SU481873A1 (ru) | Периодомер | |
| SU467361A1 (ru) | Интегратор напр жени | |
| SU477527A1 (ru) | Генератор пр моугольных импульсов | |
| SU463984A1 (ru) | Множительно-делительное устройство | |
| SU554503A1 (ru) | Счетчик энергии посто нного тока | |
| SU507875A1 (ru) | Функциональный преобразователь | |
| SU429495A1 (ru) | Преобразователь амплитуды импульсов в постояниое напряжение | |
| SU444325A1 (ru) | Преобразователь разбаланса резистивного моста в интервал времени | |
| SU437206A1 (ru) | Устройство коррекции импульсного сигнала | |
| SU479045A1 (ru) | Устройство дл преобразовани измер емого тока | |
| SU552694A1 (ru) | Преобразователь аналовоггового сигнала во временной интервал | |
| SU558397A1 (ru) | Преобразователь разности длительностей временных интервалов в амплитуду напр жени | |
| SU515066A1 (ru) | Преобразователь посто нного напр жени | |
| SU512436A1 (ru) | Измеритель параметров р цепей | |
| SU1620957A2 (ru) | Преобразователь сопротивлени в частоту | |
| SU438938A1 (ru) | Устройство усилени посто нного тока с периодической подстройкой нул | |
| SU636548A1 (ru) | Устройство дл измерени электродвижущих сил посто нного и переменного токов |