PL65301B1 - - Google Patents

Download PDF

Info

Publication number
PL65301B1
PL65301B1 PL138974A PL13897470A PL65301B1 PL 65301 B1 PL65301 B1 PL 65301B1 PL 138974 A PL138974 A PL 138974A PL 13897470 A PL13897470 A PL 13897470A PL 65301 B1 PL65301 B1 PL 65301B1
Authority
PL
Poland
Prior art keywords
unit
information
counter
output
pulses
Prior art date
Application number
PL138974A
Other languages
English (en)
Inventor
Danda Jerzy
Furman Henryk
Original Assignee
Instytut Maszyn Matematycznych
Filing date
Publication date
Application filed by Instytut Maszyn Matematycznych filed Critical Instytut Maszyn Matematycznych
Publication of PL65301B1 publication Critical patent/PL65301B1/pl

Links

Description

Pierwszenstwo: Opublikowano: 20.IV.1972 KI. 42 t2, 29/00 MKP Gile 29/00 tllLIOTEKA ? 3 Wspóltwórcy wynalazku: Jerzy Danda, Henryk Furman Wlasciciel patentu: Instytut Maszyn Matematycznych, Warszawa (Polska) Urzadzenie do badania pamieci operacyjnej maszyny cyfrowej Przedmiotem wynalazku jest urzadzenie do ba¬ dania pamieci operacyjnej maszyny cyfrowej, któ¬ re umozliwia zautomatyzowanie badania pamieci operacyjnej maszyny cyfrowej.Pamiec operacyjna maszyny cyfrowej jest pod- 5 dawana po wykonaniu, sprawdzeniu poprawnosci wykonanych polaczen, odpornosci na zmiany na¬ piec zasilajacych oraz odpornosci na zmiany ksztal¬ tu, momentu wystepowania i czasu trwania elek¬ trycznych impulsów wejsciowych, zarówno w nor- 10 malnych warunkach jak i przy zmianach tych warunków, jak na przyklad zmiany temperatury otoczenia, wilgotnosci lub narazenia na wstrzasy.Badanie pamieci operacyjnej maszyny cyfrowej wykonuje sie zwykle za pomoca urzadzenia do- 15 prowadzajacego do badanej pamieci kolejno wy¬ bierane sekwencje impulsów elektrycznych, które równoczesnie umozliwia porównanie odpowiedzi ba¬ danej pamieci operacyjnej na te impulsy i impul¬ sami wzorcowymi wytworzonymi w tym samym 20 urzadzeniu.Zwykle bada sie pamiec operacyjna w granicz¬ nych warunkach napiec, temperatury, czasu trwa¬ nia impulsów i innych parametrów, które ustala sie w urzadzeniu do badania pamieci przez reczne 25 nastawienie przelaczników przyciskowych lub po¬ kretnych.Znane urzadzenia do badania pamieci operacyj¬ nej skladaja sie w zasadzie z generatora zegaro¬ wego wytwarzajacego impulsy elektryczne o regu- 30 lowanej czestotliwosci, do którego dolaczony jest licznik binarny i zespól wytwarzajacy impulsy ste¬ rujace operacjami wykonywanymi przez badana pamiec, przy czym licznik binarny zwykle jest sterowany z oddzielnego zespolu sterujacego do¬ laczonego do detektora bledów. Poza tym urzadze¬ nie do badania pamieci operacyjnej zawiera ze¬ spól sterowany z licznika binarnego, wytwarzaja¬ cy informacje dla badanej pamieci i informacje wzorcowe. Zespól ten jest zaopatrzony w dwa wyj¬ scia, z których jedno dostarczajace informacje wzorcowe jest polaczone z detektorem bledów a drugie polaczone z badana pamiecia umozliwia doprowadzenie kolejnych sekwencji impulsów in¬ formacji do badanej pamieci.Kolejne informacje uzyskiwane z pamieci po¬ wstale wskutek doprowadzonych impulsów sa po¬ równywane w detektorze bledów z informacjami wzorcowymi a w przypadku niezgodnosci tych in¬ formacji, w detektorze bledów powstaje sygnal bledu, który wylacza licznik binarny w nastepstwie czego caly uklad do badania pamieci zostaje wy¬ laczony.Ponowne uruchomienie ukladu najczesciej wy¬ konuje sie recznie za pomoca przelacznika przezna¬ czonego do te^o celu, przy czym reczna obsluga wydluza czas badania pamieci i odrywa uwage obslugujacego od badania pamieci.Zwykle podczas badania pamieci operacyjnej maszyny cyfrowej zachodzi potrzeba zmiany pa- €530165301 3 4 rametrów ukladu takich jak na przyklad czestotli¬ wosc lub sekwencja impulsów sterujacych albo impulsów informacji co przy recznej obsludze wy¬ maga przelaczenia kilku przelaczników w urzadze¬ niu a w konsekwencji zajmuje stosunkowo duzo 5 czasu i wymaga uwaznej i wykwalifikowanej ob¬ slugi.Celem wynalazku jest uproszczenie i zautoma¬ tyzowanie obslugi urzadzenia do badania pamie¬ ci operacyjnej maszyny cyfrowej oraz skrócenie 10 czasu badania pamieci i zmniejszenie mozliwosci powstania bledu spowodowanego reczna obsluga urzadzenia.Cel ten osiagnieto przez opracowanie elektro¬ nicznego urzadzenia do badania pamieci operacyj- 15 nej maszyny cyfrowej, które obok znanego ukla¬ du zlozonego z zegarowego generatora, zespolu sterujacego licznikiem, binarnego licznika, zespolu wytwarzajacego impulsy sterujace, zespolu wytwa¬ rzajacego informacje i detektora bledów zawiera 20 zespól wyposazenia kluczy zaopatrzony w cztery wejscia i cztery wyjscia przy czym do wejsc ze¬ spolu wyposazenia kluczy sa dolaczone odpowied¬ nio trzy klucze i binarny licznik, zespól wybie¬ rania czestotliwosci polaczony z zegarowym gene- 25 ratorem, zespolem sterowania licznika i z zespo¬ lem wytwarzajacym impulsy sterujace oraz z jed¬ nym wyjsciem zespolu wyposazenia kluczy; zespól samoczynnie wlaczajacy licznik wlaczony miedzy detektor bledów i zespól sterujacy licznikiem oraz 30 dolaczony do drugiego wyjscia zespolu wyposaze¬ nia kluczy; zespól nastawiania sekwencji impulsów informacji wlaczony miedzy binarny licznik i ze¬ spól wytwarzajacy informacje oraz dolaczony do trzeciego wyjscia zespolu wyposazenia kluczy; 35 i zespól nastawiania sekwencji impulsów steru¬ jacych wlaczony miedzy binarny liczniK i zespól wytwarzajacy impulsy sterujace oraz dolaczony do czwartego wyjscia zespolu wyposazenia kluczy, przy czym zespoly te sa w zasadzie zbudowane 4Q z tranzystorowych elementów logicznych, takich jak na przyklad uklady przerzutników, uklady su¬ mujace, iloczynu i inne, i umozliwiaja automa¬ tyczna obsluge urzadzenia do badania pamieci ope¬ racyjnej maszyny cyfrowej. 45 Budowe urzadzenia wedlug wynalazku wyjasnio¬ no za pomoca elektrycznego ukladu blokowego uwidocznionego na zalaczonym rysunku.Zegarowy generator 1 sklada sie z dwóch elek¬ tronicznych ukladów, z których kazdy wytwarza cft impulsy elektryczne o innej czestotliwosci, dopro¬ wadzane do dwóch wejsc elektronicznego zespolu 8 wybierania czestotliwosci, który jest zaopatrzo¬ ny w trzy wejscia. Trzecie wejscie zespolu 8 wy¬ bierania czestotliwosci jest dolaczone do wyjscia zespolu 7 wyposazenia kluczy natomiast jedno wyjscie zespolu 8 wybierania czestotliwosci jest dolaczone do zespolu 2 sterowania licznika, a dru¬ gie do zespolu 4 wytwarzajacego impulsy steru¬ jace.Urzadzenie jest sterowane z zespolu 7 wypo¬ sazenia kluczy zaopatrzonego w trzy klucze 12, 13 i 14 wlaczane recznie, za pomoca których obslugujacy wybiera jeden z trzech mozliwych rodzajów pracy urzadzenia. 65 60 Zespól 7 wyposazenia kluczy jest zaopatrzony w jedno wejscie, do którego jest dolaczone wyjscie binarnego licznika 3 oraz w cztery wyjscia, jed¬ no z nich jest dolaczone do zespolu 9 samoczyn¬ nie wlaczajacego licznik, drugie wyjscie zespolu 7 jest dolaczone do zespolu 11 nastawiania sekwencji impulsów sterujacych, trzecie do zespolu 10 nasta¬ wiania sekwencji impulsów informacji, a czwarte do zespolu 8 wybierania czestotliwosci.Wlaczenie jednego z kluczy 12, 13 lub 14 zespo¬ lu 7 wyposazenia kluczy powoduje pojawienie sie impulsów elektrycznych lub okreslonych napiec na jego czterech wyjsciach. Na wyjsciu prowadzacym do zespolu 8 wybierania czestotliwosci pojawia sie wówczas napiecie umozliwiajace wybranie jednej z dwóch czestotliwosci wytwarzanych w zegaro¬ wym generatorze 1 a na wyjsciu prowadzacym do zespolu 9 samoczynnego wlaczania licznika powstaje impuls, który uruchamia licznik a poza tym impulsy, na wyjsciu prowadzacym do zespo¬ lu 11 nastawiania sekwencji impulsów sterujacych wywoluja w tym zespole 11 takie napiecia, które zapewniaja wytworzenie sekwencji impulsów ste¬ rujacych wlasciwej dla wybranego rodzaju pracy.Podobnie impulsy i napiecia na wyjsciu zespolu 7 wyposazenia kluczy prowadzacym do zespolu 10 nastawiania sekwencji impulsów informacji wy¬ woluja w zespole 10 pojawienie sie napiec umoz¬ liwiajacych wytworzenie w tym zespole sekwencji impulsów informacji przewidzianych dla wybra¬ nego rodzaju pracy.Kazdy z zespolów 10 nastawiania sekwencji im¬ pulsów informacji i 11 nastawiania sekwencji im¬ pulsów sterujacych jest zaopatrzony w dwa wej¬ scia, jedno z nich jest sterowane z zespolu 7 wy¬ posazenia kluczy, a drugie z binarnego licznika 3.Wyjscie zespolu 10 nastawiania impulsów infor¬ macji jest dolaczone do jednego wejscia zespolu 5 wytwarzajacego informacje przy czym drugie wejscie zespolu 5 jest sterowane z binarnego licz¬ nika 3.Podobnie wyjscie zespolu 11 wytwarzajacego sekwencje impulsów sterujacych jest dolaczone do zespolu 4 wytwarzajacego impulsy sterujace, któ¬ rego drugie wejscie jest sterowane z binarnego licznika 3.Zespól 5 wytwarzania informacji jest zaopatrzo¬ ny w dwa wyjscia za pomoca których okreslone informacje wytworzone w tym zespole zostaja do¬ prowadzone do badanej pamieci i do detektora 6 bledów, w którym spelniaja role informacji wzor¬ cowych.Sygnal na wyjsciu binarnego licznika 3 prowa¬ dzacym do badanej pamieci kieruje informacje wyslana przez zespól 5 do badanej pamieci pod wlasciwy adres, a sygnal na wyjsciu zespolu 4 wytwarzajacego impulsy sterujace, prowadzacym do badanej pamieci steruje -wykonaniem zapisu lub odczytu wysylanej informacji.Detektor 6 bledów jest zaopatrzony w dwa wej¬ scia i w dwa wyjscia, przez jedno z wejsc jest doprowadzona informacja wzorcowa z zespolu 5 wytwarzajacego informacje a przez drugie wejscie dolaczone do badanej pamieci jest doprowadzona do detektora 6 bledów informacja odczytana z ba-65301 5 danej pamieci. Jedno z wyjsc detektora 6 jest do¬ laczone do wejscia zespolu 2 sterujacego licznikiem a drugie do wejscia zespolu 9 samoczynnie wla¬ czajacego licznik.Przewidziano trzy rodzaje pracy urzadzenia, 5 umozliwiajace sprawdzenie prawidlowosci zapi¬ su, odczytu i regeneracji informacji przesylanych do badanej pamieci.Wlasciwy rodzaj pracy jest wybierany ,za pomo¬ ca jednego z trzech kluczy w zespole 7 kluczy. 10 W ramach pierwszego rodzaju pracy w urzadze¬ niu wykonywane sa nastepujace operacje: kaso¬ wanie w pamieci poprzedniego zapisu i zapis no¬ wej informacji doprowadzanej kolejno pod wszyst¬ kie adresy badanej pamieci, odczyt zapisanej in- 15 formacji i doprowadzenie jej do detektora bledów oraz regeneracja po odczycie tej informacji w ba¬ danej pamieci, odczyt zapisanej zregenerowanej informacji i doprowadzenie jej do detektora ble¬ dów. Informacje sa ustalane w zespole 5 wytwa- 2o rzajacym informacje pod wplywem impulsów z bi¬ narnego licznika 3. Po ostatnim odczycie infor¬ macji z badanej pamieci, informacja zostaje zmie¬ niona w zespole 10 nastawiania impulsów infor¬ macji na jej dopelnienie i urzadzenie wykonuje te 25 same operacje na informacji, która jest dopelnie¬ niem informacji poprzedniej. W ten sposób urza¬ dzenie samoczynnie powtarza badanie na przemian na informacji i na jej dopelnieniu.Drugi rodzaj pracy urzadzenia obejmuje wyko- 30 nanie operacji kasowania poprzedniego zapisu i za¬ pis nowej informacji we wszystkich adresach pa¬ mieci, po czym impulsy sterujace ta operacja zo¬ staja wylaczone przez zespól 11 nastawiania im¬ pulsów sterujacych i zostaje wykonany odczyt za- 35 pisanej informacji i doprowadzenie jej do detek¬ tora bledu oraz regeneracja po odczycie informacji, które sa cyklicznie powtarzane dla kolejno wybie¬ ranych wszystkich adresów pamieci.W trzecim rodzaju pracy wykonywane sa te 40 same operacje co w drugim rodzaju ale na infor¬ macji stanowiacej dopelnienie informacji zapisy¬ wanej w drugim rodzaju pracy. Praca urzadzenia steruje binarny licznik 3 uruchamiany za pomoca jednego z trzech kluczy w zespole 7. Wlaczenie 45 klucza wywoluje na wyjsciu zespolu 7 prowadza¬ cym do zespolu 9 samoczynnie wlaczajacego licz¬ nik, pojawienie sie impulsu elektrycznego, który przez zespól 9 zostaje doprowadzony do zespolu 2 sterujacego licznikiem gdzie powoduje przerzucenie 50 przerzutnika i otwarcie drogi do binarnego licz¬ nika 3 dla impulsów z zegarowego generatora 1, których czestotliwosc zostaje wybrana w zespole 8 za pomoca bramki umieszczonej na wejsciu tego zespolu otwieranej za pomoca impulsu doprowa- 55 dzanego z zespolu 7 kluczy. Trzecie wyjscie zespo¬ lu 7 kluczy polaczone z zespolem 10 nastawiania impulsów informacji, na wejsciu którego umiesz¬ czone sa dwie bramki przerzutnika, dostarcza im¬ pulsy powodujace otwarcie obydwóch bramek, co 60 umozliwia zamiane informacji na jej dopelnienie pod wplywem impulsów z binarnego licznika 3.W drugim i trzecim rodzaju pracy urzadzenia, pod wplywem impulsów z zespolu 7 kluczy w ze¬ spole 10 nastawiania impulsów informacji zostaje 65 6 otwarta tylko jedna z bramek, co umozliwia do¬ prowadzenie do badanej pamieci informacji lub jej odwrotnosci, które nie ulegaja zamianie pod wplywem impulsów z binarnego licznika 3.Czwarte wyjscie zespolu 7 kluczy jest dolaczo¬ ne do zespolu 11 nastawiania impulsów steruja¬ cych. Impuls z zespolu 7 przez zespól 11 nasta¬ wiania informacji zostaje doprowadzony do wej¬ scia zespolu 4 wytwarzajacego impulsy sterujace na którego wyjsciu wytwarzane sa impulsy wlasci¬ we dla wybranego rodzaju pracy, sterujace po¬ szczególnymi operacjami urzadzenia. Przy wybra¬ nym pierwszym rodzaju pracy na wyjsciu zespo¬ lu 4 pojawiaja sie cztery rodzaje impulsów, ste¬ rujace kolejno poszczególnymi operacjami, a przy wybranym drugim lub trzecim rodzaju pracy na wyjsciu zespolu 4 pojawiaja sie dwa rodzaje im¬ pulsów sterujacych operacjami kasowania i za¬ pisu informacji oraz odczytu i regeneracji po od¬ czycie. Po pierwszym wybraniu wszystkich adre¬ sów pamieci impuls z licznika 3 okreslajacy za¬ konczenie wybierania adresów pamieci przerzuca przerzutnik w zespole 11 nastawiania impulsów sterujacych, który wylacza impulsy sterujace ope¬ racje kasowania i zapis i przy dalszej pracy pa¬ mieci powtarzana jest tylko operacja odczyt — re¬ generacja.W przypadku stwierdzenia bledu w badanej pa¬ mieci, na wyjsciu detektora 6 powstaje sygnal bledu, który przerzuca przerzutnik w zespole 2 sterujacym licznikiem 3, co powoduje zamkniecie drogi dla impulsów prowadzacej z zegarowego ge¬ neratora 1 do binarnego licznika 3 i licznik zostaje zatrzymany.Sygnal bledu który zatrzymuje licznik 3 jest jednoczesnie doprowadzony z detektora 6 do ukla¬ du opóznienia w zespole 9 samoczynnie wlaczaja¬ cym licznik 3. Po uplywie czasu okreslonego przez parametry ukladu opóznienia mieszczacego sie w zespole 9, na wyjsciu tego zespolu pojawia sie impuls, który przerzuca przerzutnik w zespole 2 sterujacym licznikiem 3, co umozliwia doprowa¬ dzenie impulsów z , zegarowego generatora 1 do binarnego licznika 3, a tym samym uruchomienie binarnego licznika 3 i calego urzadzenia. Pod wplywem impulsów doprowadzonych z zegarowe¬ go generatora 1, binarny licznik pracuje cyklicz¬ nie az do momentu pojawienia sie nastepnego bledu.Parametry ukladu opóznienia mieszczacego sie w zespole 9 sa tak dobrane, ze zespól ten umoz¬ liwia wlaczenie licznika po uplywie czasu wystar¬ czajacego do zanotowania powstalego bledu. PL PL

Claims (1)

1. Zastrzezenie patentowe Urzadzenie do badania pamieci operacyjnej ma¬ szyny cyfrowej, zlozone z zegarowego generatora, binarnego licznika i zespolu sterowania licznika oraz z zespolu wytwarzajacego impulsy sterujace, zespolu wytwarzajacego informacje i detektora bledów, znamienny tym, ze zawiera zespól (7) wyposazenia kluczy zaopatrzony w cztery wejscia i cztery wyjscia, przy czym do wejsc zespolu (7) wyposazenia kluczy sa dolaczone trzy klucze (12),65301 (13), (14) i binarny licznik (3); zespól (8) wybie¬ rania czestotliwosci polaczony z zegarowym gene¬ ratorem (1), z zespolem (2) sterowania licznika i z zespolem (4) wytwarzajacym impulsy steru¬ jace oraz z jednym wyjsciem zespolu (7) wypo¬ sazenia kluczy; zespól (9) samoczynnie wlaczajacy licznik, wlaczony miedzy detektor (6) bledów i ze¬ spól (2) sterowania licznika oraz dolaczony do drugiego wyjscia zespolu (7) wyposazenia kluczy; zespól (10) nastawienia sekwencji impulsów in¬ formacji, wlaczony miedzy binarny licznik (3) 10 8 i zespól (5) wytwarzajacy informacje oraz dola¬ czony do trzeciego wyjscia zespolu (7) wyposaze¬ nia kluczy zespól (11) nastawiania sekwencji im¬ pulsów sterujacych wlaczony miedzy binarny licz¬ nik (3) i zespól (4) wytwarzajacy impulsy steru¬ jace oraz dolaczony do czwartego wyjscia zespolu (7) wyposazenia kluczy, przy czym zespoly te sa zbudowane z tranzystorowych elementów logicz¬ nych i umozliwiaja automatyczna obsluge urzadze¬ nia do badania pamieci operacyjnej maszyny cy¬ frowej. PZG w Pab., zam. 215-72, nakl. 205 szt. Cena zl 10,— PL PL
PL138974A 1970-02-24 PL65301B1 (pl)

Publications (1)

Publication Number Publication Date
PL65301B1 true PL65301B1 (pl) 1972-02-29

Family

ID=

Similar Documents

Publication Publication Date Title
US5650734A (en) Programming programmable transistor devices using state machines
EP0218261B1 (en) Test pattern generator
US4754215A (en) Self-diagnosable integrated circuit device capable of testing sequential circuit elements
EP0491290B1 (en) IC Tester
US4940909A (en) Configuration control circuit for programmable logic devices
JP2746804B2 (ja) 集積回路試験方法および集積回路試験装置
EP0053665B1 (en) Testing embedded arrays in large scale integrated circuits
TW419892B (en) Integrated circuit with flag register for block selection of nonvolatile cells for bulk operations
EP0023419B1 (en) A method and a device for testing a logic circuit
EP0046404A1 (en) Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
US7167404B2 (en) Method and device for testing configuration memory cells in programmable logic devices (PLDS)
US6651199B1 (en) In-system programmable flash memory device with trigger circuit for generating limited duration program instruction
US4035661A (en) Electronic timer
US4670879A (en) Pattern generator
KR910005615B1 (ko) 프로그래머블 순차코오드 인식회로
JPS6232511B2 (pl)
WO1993014412A1 (fr) Circuit de mise en forme de forme d'onde pour dispositif d'essai a semi-conducteur
EP0048810A2 (en) Recirculating loop memory array with a shift register buffer
EP0297398A2 (en) A processing pulse control circuit
US7088627B1 (en) Column redundancy scheme for non-volatile flash memory using JTAG input protocol
US3336579A (en) Testing apparatus for information storage devices of data processing systems
US5043985A (en) Integrated circuit testing arrangement
US5189675A (en) Self-diagnostic circuit for logic circuit block
PL65301B1 (pl)
EP0701325A1 (en) Timing circuit