PL65234B1 - - Google Patents

Download PDF

Info

Publication number
PL65234B1
PL65234B1 PL141756A PL14175670A PL65234B1 PL 65234 B1 PL65234 B1 PL 65234B1 PL 141756 A PL141756 A PL 141756A PL 14175670 A PL14175670 A PL 14175670A PL 65234 B1 PL65234 B1 PL 65234B1
Authority
PL
Poland
Prior art keywords
flip
flop
input
trigger
cell
Prior art date
Application number
PL141756A
Other languages
English (en)
Inventor
Gruszczynski Walerian
Wierzba Henryk
Ligmanowski Marian
Original Assignee
Politechnika Gdanska
Filing date
Publication date
Application filed by Politechnika Gdanska filed Critical Politechnika Gdanska
Publication of PL65234B1 publication Critical patent/PL65234B1/pl

Links

Description

Pierwszenstwo: Opublikowano: 31.Y.1972 65234 KI. 42t2,19/00 MKP G 11 c 19/00 [iifuouil] Rsr^r?^ Wspóltwórcy wynalazku: Walerian Gruszczynski, Henryk Wierzba, Marian Ligmanowski Wlasciciel patentu: Politechnika Gdanska, Gdansk (Polska) Uklad jednotaktowy statyczny sekwencyjny Przedmiotem wynalazku jest uklad jednotaktowy statyczny sekwencyjny, sterowany jednym ciagiem impulsów taktowych, który moze byc miedzy innymi stosowany jako licznik pierscieniowy, zamkniety lub otwarty.Znane dotychczas jednotaktowe uklady sekwen¬ cyjne z przerzutnikami o dwóch rodzajach wejsc zapisujacych i zerujacych, nie sa najczesciej ukla¬ dami statycznymi, jednak przez zastapienie prze- rzutników impulsowych ich odpowiednikami statycz¬ nymi otrzymuje sie z nich uklady statyczne o takiej samej strukturze. Cecha charakterystyczna znanych struktur tych ukladów sekwencyjnych jest stosowa¬ nie oprócz przerzutników z wejsciami zapisujacymi i zerujacymi równiez przerzutników lub zastepuja¬ cych je ukladów, spelniajacych funkcje tak zwanych dwójek liczacych tylko o jednym wejsciu, zmienia¬ jacym stan wyjscia.Inne rozwiazania wymagaja stosowania bramek otwieranych i zamykanych sygnalami wyjsciowymi innych przerzutników ukladu sekwencyjnego i po^ zwalajacych na spelnienie przez przerzutnik, o wejs¬ ciach zapisujacych i zerujacych, funkcji dwójki liczacej o jednym wejsciu, lub elementów logicznych wystepujacych w obwodach sprzezenia pomiedzy kolejnymi przerzutnikami ukladu sekwencyjnego.Wada stosowanych dotychczas jednotaktowy eh statycznych ukladów sekwencyjnych jest koniecz¬ nosc stosowania omówionych wyzej elementów do¬ datkowych. Ponadto znane rozwiazania sa niedo¬ lo 20 25 30 godne dla przerzutników, reagujacych na zmiany sygnalów sterujacych z wartosci logicznej 0 na 1, gdyz ich zastosowanie wplywa na to, ze prawie wszystkie przerzutniki znajduja sie stale w stanie dzialania, co zwieksza pobór energii i stwarza trud¬ nosci w odczycie stanu ukladu a mianowicie moze wymagac specjalnych ukladów dekodujacych.Celem wynalazku jest opracowanie jednotaktowe¬ go statycznego ukladu sekwencyjnego, który elimi¬ nuje wymienione wady i niedogodnosci.Cel ten zostal osiagniety dzieki zastosowaniu ko¬ mórek pamieciowych, z których kazda zawiera dwa przerzutniki o wejsciach zapisujacych i zerujacych.Wejscie zerujace pierwszego przerzutnika kazdej komórki pamieciowej polaczone jest z przewodem, do którego doprowadzane sa impulsy taktowe, zas wyjscie tego przerzutnika jest polaczone z wejsciem zapisujacym drugiego przerzutnika tej samej komór¬ ki pamieciowej oraz z wejsciem zerujacym pierw¬ szego przerzutnika nastepnej komórki. Wyjscie dru¬ giego przerzutnika komórki pamieciowej polaczone jest z wejsciem zapisujacym pierwszego przerzut¬ nika nastepnej komórki, a takze z wejsciem zeru¬ jacym drugiego przerzutnika poprzedzajacego ko¬ mórki pamieciowej.Korzysci techniczne wynikajace z zastosowania wynalazku polegaja na zwiekszeniu odpornosci ukladu sekwencyjnego na zaklócenia i zwiekszeniu niezawodnosci przez zastosowanie przerzutników sterowanych statycznie. Rozwiazanie umozliwia za- 65 2343 65 234 4 stosowanie standardowych modulów, z których kaz¬ dy stanowi przerzutnik o jednym wejsciu zapisuja¬ cym, dwóch wejsciach zerujacych i jednym wyjsciu, co ulatwia budowe ukladu sekwencyjnego.Przedmiot wynalazku jest przedstawiony w przy¬ kladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat przerzutnika kontaktronowego, fig. 2 schemat fragmentu ukladu sekwencyjnego, a fig. 3 przebiegi napiec w poszczególnych punktach tego ukladu. Na fig. 1 wejscia zapisujace I prze¬ rzutnika sa dolaczone poprzez diody do pierwszego uzwojenia 1 przekaznika kontaktronowego, zas do drugiego uzwojenia 2 przekaznika dolaczone sa rów¬ niez A(toJ%ep.jdic)df~wejscia zerujace II przerzutnika.Drugie uzwojenia' Ai ^przekaznika nawiniete jest w przeciwnym kierunKu do pierwszego uzwojenia 1 i potaczqaa^ nim za .posrednictwem diody tak, ze wzbudzenie drugij^et Uzwojenia 2 powoduje zawsze wzbudzenie pierwszego uzwojenia 1. Jedna konców¬ ka zestyku zwiernego przekaznika kontaktronowego polaczona jest z dodatnim biegunem zródla napiecia zasilania a druga, stanowiaca wyjscie przerzutnika, jest dodatkowo polaczona z jednym wejsciem zapi¬ sujacym I.W przypadku pojawienia sie dodatniego napiecia tylko na wejsciu zapisujacym I, nastepuje przeplyw pradu przez pierwsze uzwojenie 1 przekaznika, któ¬ ry spowoduje zwarcie jego zestyku. Po zwarciu zestyku napiecie dodatnie podawane na wejscie za¬ pisujace I podtrzymuje dzialanie przekaznika. Na¬ tomiast po podaniu napiecia dodatniego na wejscie zerujace II, nastepuje przeplyw pradu przez obydwa uzwojenia i zestyk przekaznika zostaje rozwarty.Kazda komórka pamieciowa A (fig. 2) sklada sie z dwóch przerzutników o wejsciach zapisujacych i zerujacych. Wejscie zerujace II pierwszego prze¬ rzutnika kazdej komórki pamieciowej A polaczone jest z przewodem B, do którego doprowadzane sa impulsy taktowe, natomiast wyjscie tego przerzut¬ nika polaczone jest z wejsciem zapisujacym I dru¬ giego przerzutnika tej samej komórki. Wyjscie dru¬ giego przerzutnika jest polaczone z wejsciem zapi¬ sujacym I pierwszego przerzutnika nastepnej ko¬ mórki pamieciowej A oraz z wejsciem zerujacym II drugiego przerzutnika komórki poprzedzajacej.Dla przygotowania ukladu wedlug wynalazku do poprawnego dzialania, wszystkie przerzutniki po- winny znajdowac sie w stanie spoczynkowym, ozna¬ czonym przez 0, za wyjatkiem pierwszego przerzut¬ nika pierwszej komórki pamieciowej A, który po¬ winien znajdowac sie w stanie wzbudzenia, ozna¬ czonym przez 1. W tym celu nalezy przewidziec 5 w kazdym przerzutniku dodatkowe wejscie zeruja¬ ce II. Przez polaczenie tych wejsc ze soba z wyjat¬ kiem wejscia pierwszego przerzutnika pierwszej komórki pamieciowej A i doprowadzenie do nich impulsów zerujacych^ które w pierwszym przerzut¬ niku pierwszej komórki pamieciowej A doprowadza sie do istniejacego wejscia zapisujacego I, uklad sekwencyjny staje sie licznikiem.W momencie poczatkowym przerzutniki pierw¬ szej komórki pamieciowej A znajduja sie w stanie 1.Impuls taktowy podany na przewód B powoduje przejscie pierwszego przerzutnika pierwszej komórki ze stanu 1 do stanu 0. Po zakonczeniu tego impulsu pojawia sie stan przejsciowy, w czasie którego pierwszy i drugi przerzutnik drugiej komórki prze¬ chodza do stanu 1, skutkiem czego drugi przerzutnik pierwszej komórki zmienia swój stan na 0. W ten sposób kazdy nastepny impuls taktowy podany na przewód B powoduje przesuniecie stanu 1 do kolej¬ nej komórki pamieciowej A. Na fig. 3 diagram x przedstawia ciag impulsów taktowych, natomiast Yi, y2, y3, y.«, ys, ys — przebiegi napiec na wyjsciach kolejnych przerzutników. PL

Claims (2)

1. Zastrzezenie patentowe Uklad jedno taktowy statyczny sekwencyjny, za¬ wierajacy pewna liczbe komórek pamieciowych, znamienny tym, ze kazda komórka pamieciowa (A) zawiera dwa przerzutniki o wejsciach zapisujacych i zerujacych, przy czym wejscie zerujace (II) pierw¬ szego przerzutnika kazdej komórki pamieciowej (A) polaczone jest z przewodem (B), do którego dopro¬ wadzane sa impulsy taktowe, zas wyjscie tego prze¬ rzutnika jest polaczone z wejsciem zapisujacym (I) drugiego przerzutnika tej samej komórki oraz z wejsciem zerujacym (II) pierwszego przerzutnika nastepnej komórki pamieciowej (A), natomiast wyjscie drugiego przerzutnika jest polaczone z wejsciem zapisujacym (I) pierwszego przerzutnika nastepnej komórki, a takze z wejsciem zerujacym (II) drugiego przerzutnika poprzedzajacej komórki pamieciowej (A). 15 20 25 30 35 40KI. 42t2,19/00 65 234 MKP Gile 19/00 Fi 9. 1 LiJ X —*- Pl y, ifLJ K Fig.
2. X * h h * fci jb 1 1 ' 1 1 1 1 1 : 1 ' 1 j 1 1 1 _i .• i ! j i Fig* 3 PL
PL141756A 1970-07-01 PL65234B1 (pl)

Publications (1)

Publication Number Publication Date
PL65234B1 true PL65234B1 (pl) 1972-02-29

Family

ID=

Similar Documents

Publication Publication Date Title
US2957166A (en) Signal pulse converter
PL65234B1 (pl)
RU2030094C1 (ru) Энергонезависимая ячейка памяти
PL54988B1 (pl)
PL65235B1 (pl)
US3393351A (en) Relay flip-flop utilizing two relays
RU2047271C1 (ru) Счетчик импульсов, сохраняющий информацию при перерывах питания
SU729853A1 (ru) Коммутирующее устройство
SU411403A1 (pl)
SU1257706A1 (ru) Регистр сдвига
SU489228A1 (ru) Двоичный релейный счетчик импульсов
SU1241347A1 (ru) Устройство дл защиты блока параллельно включенных транзисторов
SU1203604A1 (ru) Электромагнит посто нного тока с форсированным возбуждением
SU1234883A2 (ru) Ячейка пам ти
SU734879A1 (ru) Счетчик с неразрушающейс информацией
SU738111A1 (ru) Триггер
SU746924A1 (ru) Коммутатор
SU1157474A1 (ru) Устройство контрол одиночного импульса
SU1596460A1 (ru) След щий аналого-цифровой преобразователь
RU2115227C1 (ru) Последовательный реверсивный двоичный счетчик импульсов
SU1636777A1 (ru) Сигнализатор перерасхода электрической энергии
GB1157422A (en) Sequentially switched memory.
SU840850A1 (ru) Пневматический счетчик импульсов
SU955015A1 (ru) Устройство дл опроса источников дискретных сообщений
SU918129A1 (ru) Устройство дл управлени тиристорным импульсным преобразователем электроподвижного состава