PL63239B1 - - Google Patents

Description

Opublikowano: 20.X.1971 63239 KI. 42 r2, 13/50 MKP G 05 d, 13/50 CZYTELNIA tJu Pa^lf** ropiej Iw- Twórca wynalazku: Zbigniew Prus Wlasciciel patentu: Politechnika Lódzka, Lódz (Polska) Cyfrowy regulator predkosci obrotowej typu I Przedmiotem wynalazku jest cyfrowy regulator predkosci obrotowej typu I przeznaczony do reali¬ zacji algorytmu zadania regulacyjnego w ukladach napedowych dyskretnej regulacji predkosci obro¬ towej, w których wyznacza uchyby regulacji — róznice wartosci zadanej i wartosci zmierzonej wielkosci regulowanej oraz formuje sygnal steru¬ jacy typu I proporcjonalny do sumy wyznaczonych uchybów regulacji.W ukladach napedowych dyskretnej regulacji pred¬ kosci obrotowej sygnal wartosci zadanej predkosci obrotowej jest sygnalem dyskretnym przedstawia¬ nym w postaci ciagu liczb podawanych w dysk¬ retnych chwilach czasu, z którego kazda reprezen¬ tuje liczbe kwantów zadanej drogi katowej na wzorcowy okres pomiarowy w kazdym okresie kwantowania. Sygnal wielkosci regulowanej jest natomiast sygnalem dyskretno-ciaglym, przedsta¬ wionym w postaci ciagu impulsów o czestotliwosci proporcjonalnej do wartosci regulowanej predkos¬ ci obrotowej, z którego kazdy reprezentuje kwant drogi katowej tarczy kodujacej.Znane sa regulatory cyfrowe do bezposredniej realizacji algorytmu zadania regulacyjnego, oparte na cyfrowych ukladach regulacji, w których sygnal reprezentujacy wielkosc regulowana przedstawio¬ ny w postaci ciagu impulsów jest nastepnie przet¬ warzany i przedstawiany w postaci ciagu liczb ujawnianych w dyskretnych chwilach, z którego kazda reprezentuje liczbe kwantów zmierzonej dro- 15 gi katowej we wzorcowym okresie pomiarowym w kazdym okresie kwantowania. Wyznaczanie uchy¬ bów regulacji sposobem bezposrednim realizuje cyfrowy sumator odejmujacy, a operacje zwiazane z formowaniem sygnalu sterujacego typu I reali¬ zuje cyfrowy integrator. Ta bezposrednia realizacja algorytmu zadania regulacyjnego wymaga jednak odpowiednio rozbudowanej aparatury elektronicznej.W rozwiazaniach cyfrowo-analogowych ukladów regulacji operacje zwiazane z wyznaczaniem uchy¬ bów regulacji realizuje sposobem posrednim blok cyfrowy, pelniacy funkcje cyfrowego sumatora odejmujacego, natomiast operacje zwiazane z for¬ mowaniem sygnalu sterujacego typu I realizuje blok analogowy — analogowy integrator.Wada tego typu rozwiazania sa nieliniowe cha¬ rakterystyki sterowania ograniczajace zakres jego stosowania.Znane sa równiez rozwiazania oparte na cyfro¬ wo-analogowych ukladach regulacji dyskretno- ciaglej, w których sygnal wartosci zadanej wielkos¬ ci regulowanej jest przetwarzany i przedstawiany w postaci ciagu impulsów o czestotliwosci proporcjo¬ nalnej od zadanej wartosci predkosci obrotowej. Syg¬ nal wyjsciowy regulatora jest w tym rozwiazaniu odpowiednio uformowanym sygnalem róznicy faz tych dwóch ciagów impulsów. Wada tego rozwia¬ zania jest ograniczona plynnosc nastawiania war¬ tosci zadanej predkosci obrotowej. 63 23963 239 3 4 Celem wynalazku jest konstrukcja regulatora pozbawionego wad znanych regulatorów, realizu¬ jaca algorytm zadania regulacyjnego sposobem pos¬ rednim w blokach cyfrowych.Cel ten zgodnie z wynalazkiem osiagnieto w ten sposób, ze cyfrowy regulator zlozony jest z reje¬ stru pomocniczego, do którego wprowadzona jest liczba reprezentujaca wartosc zadana predkosci ob¬ rotowej w ukladzie regulacji, polaczonego przez urzadzenie wprowadzajace z wejsciem nastawiaja¬ cym licznika programowego. Wejscie liczace licz¬ nika programowego jest polaczone z bramka, na wejscie której jest podany sygnal o czestotli¬ wosci impulsów proporcjonalnej do wartosci regulowanej predkosci obrotowej silnika.Wyjscie licznika programowego, na którym pojawiaja sie impulsy przepelnienia, jest polaczone z wejsciem impulsów dyskryminatora fazy i z wejsciem blokujacym bramki, zas drugie wejscie dyskryminatora fazy, na które sa podawa¬ ne impulsy strobujace, jest polaczone z blokiem sterujacym, w którym te impulsy sa generowane.Dyskryminator fazy, do którego jest równiez wpro¬ wadzany sygnal o czestotliwosci impulsów propor¬ cjonalnej do wartosci regulowanej predkosci obro¬ towej, jest. polaczony dwoma torami, dodatnim i ujemnym, z wejsciami licznika rewersyjnego, w którego rejestrach sa zliczane wiazki impulsów tego sygnalu. Wyjscie licznika rewersyjnego jest polaczone z wejsciem konwertera cyfrowo-analo- gowego, który przetwarza liczbe zsumowanych im¬ pulsów na proporcjonalne do niej napiecie pradu stalego, którego znak jest okreslony znakiem wy¬ niku sumowania impulsów. Prócz tego blok ste¬ rujacy, sterujacy kolejnoscia operacji cyfrowych w regulatorze, jest polaczony z urzadzeniem wpro¬ wadzajacym z licznikiem programowym, z bramka oraz dodatkowo z dyskryminatorem fazy.Cyfrowy regulator wedlug wynalazku jest blizej wyjasniony na przykladzie wykonania z powola¬ niem sie na rysunek, przedstawiajacy schemat blo¬ kowy regulatora.Cyfrowy regulator wedlug wynalazku zlozony jest z nizej opisanych bloków funkcjonalnych.Rejestr pomocniczy 1 jest polaczony przez urza¬ dzenie wprowadzajace 2 z wejsciem nastawiaja¬ cym licznika programowego 3. Wejscie liczace licz¬ nika programowego 3 jest polaczone z bramka 4, zas jego wyjscie jest polaczone z wejsciem impul¬ sów przepelnienia dyskryminatora fazy 5 i z wej¬ sciem blokujacym bramki 4. Drugie wejscie dysk¬ ryminatora fazy 5, na które sa podawane impulsy strobujace, jest polaczone z blokiem sterujacym 6.Oprócz tego wejscie impulsów bramki 4 jest pola¬ czone z wejsciem impulsów dyskryminatora fazy 5. Dyskryminator fazy 5 jest polaczony dwoma torami, dodatnim i ujemnym, z wejsciami licznika rewersyjnego 7. Wyjscie licznika rewersyjnego 7 jest polaczone z wejsciem konwertera cyfrowo- analogowego 8. Blok sterujacy 6, sterujacy kolej¬ noscia operacji cyfrowych w regulatorze, jest po¬ laczony z urzadzeniem wprowadzajacym 2, z licz¬ nikiem programowym 3, bramka 4 i dodatkowo z dyskryminatorem fazy 5.W cyfrowym regulatorze predkosci obrotowej ty¬ pu I wedlug wynalazku zakodowana liczba N , re¬ prezentujaca wartosc zadana predkosci obrotowej nQ — wartosc zadana drogi katowej aQ na okres pomiarowy T0 w okresie kwantowania T, jest wpro¬ wadzona do rejestru pomocniczego 1, w którym jest przeksztalcona na liczbe NQ — dopelniajaca do po¬ jemnosci rejestrów licznika programowego 3 z jed¬ noczesnym dodaniem jedynki (1) na najnizszej po¬ zycji cyfrowej. Liczba dopelniajaca NQ jest w chwili wyznaczonej przez impuls urzadzenia wprowadza¬ jacego 2, pochodzacy z bloku sterujacego 6, wprowadzona do licznika programowego 3 przez urzadzenie wprowadzajace 2, po czym impuls bram¬ ki 4, pochodzacy z bloku sterujacego 6, otwiera bramke 4 na drodze sygnalu fn pozwalajac tym samym zliczac kolejno impulsy, reprezentujace ko¬ lejne kwanty drogi katowej w liczniku 3, zatem w liczniku 3 sa zliczane kolejne impulsy, uzupelnia¬ jace jego stan, do chwili calkowitego zapelnienia jego rejestrów. Stan zapelnienia rejestrów licznika programowego 3, równoznaczny ze zliczeniem w nim nastawionej liczby NQ impulsów, jest sygnalizowany pojawieniem sie impulsu przepelnienia licznika 3.Impuls przepelnienia, zamykajacy bramke 4 na drodze sygnalu fn, jest jednoczesnie podany na jedno wejscie dyskryminatora fazy 5, zas na jego drugie wejscie jest podany impuls strobujacy, ge¬ nerowany w bloku sterujacym 6, który wyznacza koniec wzorcowego okresu pomiarowego TQ, po¬ czatek którego wyznacza impuls bramki 4. Dyskry¬ minator fazy 5, rozrózniajacy odstep czasu miedzy impulsami przepelnienia a impulsami strobujacymi, steruje dwoma bramkami na drodze sygnalu fn do licznika rewersyjnego 7 w taki sposób, ze jezeli impuls strobujacy pojawi sie przed impulsem prze¬ pelnienia, to w rejestrach dodatnich licznika re¬ wersyjnego 7 w okresie czasu +AT jest zliczona liczba +iw impulsów sygnalu fn, natomiast jezeli impuls przepelnienia licznika programowego 3 po¬ jawi sie przed impulsem strobujacym, to wówczas w rejestrach ujemnych licznika rewersyjnego 7 w okresie czasu —AT jest zliczana liczba —iw impul¬ sów sygnalu fn. Liczby impulsów +iw lub —iw zaliczone w liczniku rewersyjnym 7 w kolej¬ nych okresach pomiarowych, sa w nim sumowane z uwzglednieniem ich znaku i wartosci, zatem w liczniku rewersyjnym 7 jest rejestrowana suma im¬ pulsów podanych na jego wejscie, która nastepnie jest podana na wejscie konwertera cyfrowo-analo- gowego 8, w którym jest przetwarzana na odpo¬ wiednio proporcjonalne do niej napiecie Au. Na¬ piecie to, podane nastepnie na wejscie analogowego ukladu regulacji predkosci obrotowej, nastawia re¬ gulowana predkosc obrotowa w taki sposób, by im¬ pulsy przepelnienia i strobujace pojawily sie jedno¬ czesnie. Wówczas w ukladzie regulacji wartosc re¬ gulowanej predkosci obrotowej jest równa wartosci zadanej.Okres czasu +AT uplywajacy od chwili pojawie¬ nia sie impulsu strobujacego do chwili pojawienia sie impulsu przepelnienia, w przypadku n mniejszej wartosci regulowanej predkosci obrotowej n od wartosci zadanej nQ, lub okres czasu —AT uplywajacy od chwili pojawienia sie impulsu prze¬ pelnienia do chwili pojawienia sie impuslu strobu- 10 15 20 25 30 35 40 45 50 55 605 63 239 6 jacego, w przypadku nnQ — wiekszej wartosci regulowanej predkosci obrotowej n od wartosci za¬ danej nQ, jest miara uchybu regulacji.An=nQ—n Znak tego uchybu jest jednoznacznie okreslony ko¬ lejnoscia pojawienia sie impulsów: przepelnienia — strobujacych, strobujacych — przepelnienia, nato¬ miast jego wartosc zalezy od okresu czasu AT.Dzieki wprowadzeniu sygnalu fn do dyskrymina- tora fazy 5, liczba impulsów iw zliczonych w liczni¬ ku rewersyjnym 7 w okresie AT jest proporcjo¬ nalna do uchybu regulacji An i równa liczbie AN — róznicy kwantów zadanej NQ i pomierzonej N drogi katowej w okresie pomiarowym T niezalez¬ nie od wartosci regulowanej predkosci obrotowej, w wyniku czego cyfrowy regulator typu I wedlug wynalazku jest regulatorem o liniowych charakte¬ rystykach sterowania.Liczbe impulsów zliczonych w liczniku rewer¬ syjnym 7 przedstawia ponizszy wzór: *w= —An = AN W 60 gdzie: iw — liczba impulsów zliczonych w liczniku rewersyjnym q — liczba podzialu tarczy kodujacej na rów¬ na liczbe czesci AN =N0—N róznica liczby kwantów N0 — zadanej drogi katowej aQ i liczby kwantów N — zmierzonej drogi kato¬ wej a w okresie pomiarowym TQ.Cyfrowy regulator typu I wedlug wynalazku moze byc stosowany jako regulator glówny lub jako regulator dodatkowy analogowego ukladu regulacji, zapewniajacy duza plynnosc nastawiania i duza dokladnosc regulacji predkosci obrotowej, ponadto jest prosty w obsludze i niezawodny w dzialaniu. PL

Claims (1)

1. Zastrzezenie patentowe Cyfrowy regulator predkosci obrotowej typu I, 5 znamienny tym, ze jest zlozony z rejestru pomoc¬ niczego (1), do którego wprowadza sie liczbe rep¬ rezentujaca wartosc zadana predkosci obrotowej w ukladzie regulacji, polaczonego przez urzadzenie wprowadzajace (2) z wejsciem nastawiajacym licz- io nika programowego (3), którego wejscie liczace po¬ laczone jest z bramka (4), na wejscie której jest podawany sygnal o czestotliwosci impulsów pro¬ porcjonalnej do wartosci regulowanej predkosci obrotowej silnika, wyjscie zas licznika (3), na któ- 15 rym pojawiaja sie impulsy przepelnienia, jest po¬ laczone z wejsciem dyskryminatora fazy (5) i z wejsciem bramki (4), a drugie wejscie dyskrymina¬ tora fazy (5), na które sa podawane impulsy stro- bujace, jest polaczone z blokiem sterujacym (6), 20 w którym sa generowane te impulsy, ponadto dys- kryminator fazy (5), do którego jest równiez wpro¬ wadzony sygnal o czestotliwosci impulsów propor¬ cjonalnej do wartosci regulowanej predkosci obro¬ towej, jest polaczony dwoma torami dodatnim i 25 ujemnym z wejsciami licznika rewersyjnego (7), w którego rejestrach sa zliczane wiazki impulsów tego sygnalu, a wyjscie którego jest polaczone z wej¬ sciem konwertera cyfrowo-analogowego (8), który przetwarza liczbe zsumowanych impulsów na pro- 30 porcjonalne do niej napiecie pradu stalego steru¬ jace analogowym ukladem regulacji predkosci obro¬ towej, przy czym dodatkowo blok (6), sterujacy ko¬ lejnoscia operacji cyfrowych jest polaczony z urza¬ dzeniem wprowadzajacym (2), licznikiem progra- 35 mowym (3) i z bramka (5). H / 1 i 1 4 fcr 1 r* j —*¦ i * f M i fi % i •H 4 J i — ' f i —i^ 7 ^ 0 ^ e PL