Opublikowano: 30.V.1970 59920 KI. 21 a1, 36/04 MKP H 03 k &w u 513 hotesca!* Twórca wynalazku: mgr inz. Janusz Ksiazek Wlasciciel patentu: Wroclawskie Zaklady Elektroniczne „Elwro", Wro¬ claw (Polska) Uklad RC z tranzystorem, do opózniania czola impulsu Przedmiotem wynalazku jest uklad RC z tranzy¬ storem, do opózniania czola impulsu, przeznaczo¬ ny do stosowania we wszelkich ukladach elektronicz¬ nych, w których wymagane jest opóznienie czola impulsu napiecia wyjsciowego w stosunku do na¬ piecia wejsciowego, oraz jako uklad posredni przy generacji ciagów impulsów rozlozonych w czasie.Uklad wedlug wynalazku przeznaczony jest szczególnie do ukladów pamieciowych elektronicz¬ nych maszyn cyfrowych.Znane uklady do opózniania czola impulsu sa zbudowane z opózniajacych linii LC z ukladami formujacymi np. tranzystorowymi. Do znanych ukladów opózniania czola impulsu naleza takze uklady wykorzystujace generatory samodlawne lub multiwibratory monostabilne z ukladami cal¬ kujacymi RC.Wada ukladów opózniajacych zbudowanych z linii opózniajacych LC jest koniecznosc stosowania w przypadku opóznien rzedu 1 ^s, znacznie dlugich linii, co uniemozliwia miniaturyzacje ukladu, wy¬ maga ponadto tranzystorowego ukladu formuja¬ cego.W przypadku ukladów opózniajacych bazujacych na generatorze samodlawnym zachodzi koniecznosc stosowania transformatora opózniajacego, ukladu RC i ukladów iloczynowych, co znacznie kompli¬ kuje uklad.Uklady opózniajace wykorzystujace multiwibrato- 25 30 ry monostabilne wymagaja zastosowania dwóch tranzystorów oraz ukladu opózniajacego RC.Celem wynalazku jest umozliwienie realizacji opóznienia czola impulsu przy uzyciu minimalnej ilosci elementów, przy wykorzystaniu tylko jed¬ nego elementu czynnego. Zadaniem wynalazku jest opracowanie ukladu realizujacego postawiony cel.Cel ten zostal osiagniety przez zbudowanie ukla¬ du, który posiada kondensator umieszczony w ob¬ wodzie emiter-baza tranzystora przy czym baza tranzystora jest polaryzowana ze zródla ujemnego napiecia poprzez szeregowo polaczony opornik, a próg polaryzacji bazy jest okreslony dzielnikiem oporowym zasilanym ujemnym napieciem.Regulacja czasu opóznienia jest realizowana przez zmiane opornosci opornika wlaczonego miedzy baze tranzystora a ujemnym napieciem polaryzujacym lub przez zmiane pojemnosci kondensatora, badz tez przez zmiane polaryzacji emitera.Uklad wedlug wynalazku zawiera tylko jeden tranzystor, jest znacznie prostszy konstrukcyjnie od wszystkich znanych ukladów, pozwala na znacz¬ na miniaturyzacje, wykazuje sie wysokim stopniem niezawodnosci. Uklad wedlug wynalazku wykazuje niezaleznosc czasu opóznienia od znacznych nawet wahan napiecia zasilajacego.Wynalazek zostanie blizej przedstawiony na przy¬ kladzie wykonania podanym na zalaczonym rysun¬ ku na którym fig. 1 przedstawia uklad elektryczny wedlug wynalazku, fig. 2 drugi przyklad wykona- 5992059910 3 nia ukladu, a fig. 3 przedstawia zaleznosci czaso¬ we w poszczególnych wezlach ukladu.Uklad wedlug wynalazku zawiera tranzystor 1 którego emiter jest polaczony z baza /przez konden¬ sator 2. Polaryzacja emitera tranzystora 1 jest uzy¬ skiwana przez opornik 3 ze zródla napiecia ujem¬ nego U. Wejscie Uwe ukladu stanowi separujaca dioda 4 polaczona szeregowo z emiterem. Baza tran¬ zystora 1 jest polaryzowana ujemnym napieciem przez oporniki 5. Baza tranzystora 1 jest ponadto polaczona przez diode 6 z dzielnikiem napieciowym 7 zasilanym z ujemnego napiecia — U przez co uzys¬ kuje sie próg polaryzacji. Opornik 5 lub kondensator 2 moga byc regulowane.Drugi przyklad wykonania ukladu wedlug wyna¬ lazku posiada kondensator 2 i opornik 5 stale, . a opornik 3 przez który jest podawane napiecie polaryzacji emitera jest polaczony z potencjome¬ trem 8. Napiecie wyjsciowe U „ zbierane jest wy z'kolektora tranzystora 1.Dzialanie ukladu bedacego przedmiotem wyna¬ lazku przebiega nastepujaco. Gdy wejscie ukladu nie jest sterowane impulsem wejsciowym U kon¬ densator 2 naladowany jest do potencjalu bedace¬ go róznica wartosci bezwzglednych napiec U' i UG.Potencjal bazy U^ tranzystora 1 jest równy poten¬ cjalowi — U0, a emiter jest na potencjale—U'. Tran¬ zystor 1 jest zatkany, kolektor jest na potencjale zródla napiecia ujemnego — U. W chwili wystero¬ wania wejscia ukladu impulsem wejsciowym Uwe emiter tranzystora 1 posiada potencjal okolo zera, baza zas potencjal dodatni bedacy róznica warto¬ sci bezwzglednych napiec U' i U0, uzyskany z kon¬ densatora 2.Tranzystor 1 bedzie zatkany do chwili, gdy kon¬ densator 2 rozladuje sie przez opornik 5 do poten¬ cjalu okolo zera V. W tym momencie nastepuje odetkanie tranzystora 1 i napiecie w kolektorze uzyskuje poziom równy róznicy napiecia wejscio¬ wego i bezwzglednej wartosci sumy napiec na dio¬ dzie 4 oraz napiecia kolektor — emiter. Czolo im¬ pulsu wyjsciowego jest opóznione o czas t w sto¬ sunku do czola impulsu wejsciowego.Gdy impuls wejsciowy Uwe konczy sie, potencjal bazy tranzystora 1 jest utrzymany na poziomie na¬ piecia U0 okreslonego, przez niskoomowy dzielnik 7. Na emiterze tranzystora 1 napiecie spada do — U', tranzystor zostaje zatkany, kolektor wraca do napiecia — U.Pomijajac spadki napiec na diodzie specjalnej 4 5 i diodzie 6 w obwodzie kolektor — baza oraz na zlaczu baza — emiter tranzystora 1 czas opóznie¬ nia T ukladu mozna wyrazic ogólnie Jfcko iloczyn opornosci opornika 5 przez pojemnosc kondensato¬ ra 2 i logarytm naturalny odwrotnosci róznicy 10 liczby 2 i stosunku napiec UQ i U. 20 T = opornik 5 x kondensator 2 x In 1 Uo 15 gdzie U0 oznacza napiecie na napieciowym dziel¬ niku 7 a U wielkosc napiecia zasilajacego zas dla ukladu z fig. 2: T = opornik 5 X kondensator 2 x In - 1 Hl-^ + i U U gdzie Ui jest napieciem ma suwaku potencjome- 25 tru 8.Poniewaz napiecia U0 i Ul wytworzone sa przez dzielniki oporowe z napiecia —U, opóznienie ukladu nie zalezy od zmian napiecia ujemnego zródla —U zasilajacego uklad. PL