PL59895B1 - - Google Patents

Description

Pierwszenstwo: Opublikowano: 30.V.1970 59895 KI. 21 e, 19/00 MKP G 01 r UKD Twórcawynalazku: mgr Zbigniew Boenigk Wlasciciel patentu: Wyzsza Szkola Rolnicza (Katedra Meteorologii), Ol¬ sztyn (Polska) Uklad kompensacji dryftu w woltomierzach cyfrowych pracujacych metoda impulsowo-czasowa Przedmiotem wynalazku jest uklad kompensacji dryftu w woltomierzach cyfrowych pracujacych me¬ toda impulsowo-czasowa, który przeznaczony jest do automatycznej kompensacji pelzania zera kom¬ paratora w woltomierzach z jednym komparato- 5 rem.Obecnie stosowana automatyczna kompensacja pelzania zera komparatora zrealizowana jest przez wzmacniacz ze 100% ujemnym sprzezeniem zwrot¬ nym odlaczanym na czas pomiaru. Ujemne sprze- 10 zenie zwrotne wlaczane jest przy zwartych zaci¬ skach wejsciowych i nastepuje ladowanie sie kon¬ densatora, na którym utrzymuje sie napiecie ujem¬ nego sprzezenia zwrotnego w czasie pomiaru gdy zaciski wejsciowe sa rozwarte. Tego rodzaju kom- 15 pensacja, w przypadku systemów wielokanalowych, prowadzi do rozbudowy ukladu wejsciowego ze wzgledu na wymagana duza stala czasowa rozla¬ dowania kondensatora. Ponadto dokladnosc kom¬ pensacji zalezy równiez od wzmocnienia wzmacnia- 2o cza.Celem wynalazku jest usuniecie powyzszych nie¬ dogodnosci. Zadaniem technicznym podlegajacym rozwiazaniu bylo zbudowanie ukladu zapewniajace¬ go calkowita kompensacje pelzania zera kompara- 25 tora niezaleznie od jego rezystancji wejsciowej i dryftu zawartego w granicach równych polowie ma¬ ksymalnej wartosci mierzonego napiecia w odnie¬ sieniu do wejscia.Cel ten zostal osiagniety przez dolaczenie wyjscia 30 ukladu porównujacego do bramki pierwszej, któ¬ ra steruje dzielnik czestotliwosci polaczony z bram¬ ka druga sterowana równiez z ukladu porównuja¬ cego. Wyjscie generatora sterujacego polaczone jest z bramkami pierwsza i druga oraz synchronizuja¬ cym dzielnikiem czestotliwosci sterujacym uklad przelaczajacy i generator napiecia liniowo narasta¬ jacego.Wynalazek zostanie blizej objasniony na przy¬ kladzie wykonania przedstawionym na rysunku, na którym fig. 1 przedstawia schemat blokowy wol¬ tomierza w wersji trzykanalowej plus jeden ka¬ nal zerowy przeznaczony do automatycznej kom¬ pensacji dryftu, natomiast fig. 2 przebiegi napiec na wyjsciach poszczególnych ukladów dla calego cyklu pracy woltomierza.Na wejsciu woltomierza znajduje sie przelacznik kanalów zbudowany na przekaznikach, które ste¬ rowane sa przez uklad przelaczajacy P. Kanaly po¬ miarowe wlaczane sa kolejno w czterech okresach T , Ti, T2 i T3 tworzac w ten sposób cykl pomia¬ rowy, który automatycznie jest powtarzany. Praca woltomierza steruje generator G poprzez synchroni¬ zujacy dzielnik czestotliwosci Ds, którego wyjscie dolaczone jest do ukladu przelaczajacego P i ge¬ neratora napiecia liniowo narastajacego GNL.Przed pomiarem napiec wejsciowych Ui, U2 i U8 dokonuje sie pomiaru napiecia dryftu Ud w okre¬ sie TQ przy zwartych zaciskach wejsciowych. Na poczatku okresu TQ w chwili t0 zostaje zwarty wy- 5989559895 3 * lacznik K i dodatni impuls zamyka bramke Bt oraz kasuje dzielnik czestotliwosci D, który zbudowany jest z szeregowo polaczonych przerzutników w ukladzie licznika binarnego. Po skasowaniu, wszys¬ tkie przerzutniki w dzielniku D znajduja sie w sta¬ nie odpowiadajacym jedynkom. Po zrównaniu sie napiecia dryfu z napieciem liniowo narastajacym uklad porównujacy UP produkuje impuls „stop", który otwiera bramke Bt dla impulsów z genera¬ tora G.Pierwszy impuls na wyjsciu bramki B4 powodu¬ je przejscie wszystkich przerzutników w dzielniku D w stan zerowy w wyniku czego powstaje impuls „start" na jego wyjsciu ,który otwiera bramke B2.Jednoczesnie na bramke B2 wchodzi impuls „stop" z ukladu porównujacego UP i bramka B2 pozostaje zamknieta.Poniewaz stosunek podzialu czestotliwosci dziel¬ ników D i Ds jest jednakowy wiec impulsy „start" na wyjsciu dzielnika D powstaja w momentach zrównania sie napiecia liniowo narastajacego z na¬ pieciem dryftu w kanalach pomiarowych 1, 2 i 3 gdy zaciski wejsciowe sa rozwarte. Impulsy „stop" w kanalach 1, 2 i 3 powstaja na Wyjsciu ukladu porównujacego UP w momentach zrównania sie sumy poszczególnych napiec wejsciowych i dryftu Ud+Ut, Ud+U2 i Ud+U3. W ten sposób automa¬ tycznie kompensuje sie dryft ukladu porównujace¬ go UP gdyz bramka B2 jest otwarta dla impulsów z generatora G na czas odpowiadajacy róznicy na¬ piec miedzy napieciem dryftu Ud a suma napiec dryftu i mierzonych Ud+Ulf Ud+U8 i Ud+U8.Impulsy zliczane przechodza do liczników binar¬ nych L4, L2 i L3, które odpowiadaja kanalom po¬ miarowym 1, 2 i 3. Poniewaz woltomierz zostal prze-, znaczony do pomiaru wartosci sredniej w dlugich okresach czasu zaopatrzono go w licznik liczby po¬ miarów LMC. Wartosc srednia otrzymuje sie dzielac 5 sume wartosci zmierzonych odczytanych z liczników LMl9 LM2, LM3 przez liczbe dokonanych pomiarów odczytana z licznika LMC.Zastosowanie przedmiotu wynalazku pozwoli na calkowite wyeliminowanie dryftu' ukladu porównu¬ jacego w woltomierzach cyfrowych pracujacych me¬ toda impulsowo-czasowa, przy zalozonych grani¬ cach zmian dryftu. Uklad kompensacji jest szcze¬ gólnie korzystny w urzadzeniach wielokanalowych o cyklicznie powtarzajacych sie pomiarach, gdyz wystarczy jednorazowe zmierzenie poziomu dryftu dla danego cyklu pomiarowego przy zalozeniu, ze zmiany poziomu dryftu w jednym cyklu sa do po¬ miniecia. PL

Claims (2)

1. Zastrzezenie patentowe Uklad kompensacji dryftu w woltomierzach cy¬ frowych pracujacych metoda impulsowo-czasowa znamienny tym, ze wyjscie ukladu porównujacego (UP) dolaczone jest do bramki pierwszej (Bi), któ¬ ra steruje dzielnik czestotliwosci (D) polaczony z druga bramka (B2) sterowana równiez z ukladu porównujacego (UP), natomiast wyjscie generatora impulsów zliczanych (G) polaczone jest z bramka pierwsza (BA) i bramka druga (B2) oraz z synchro¬ nizujacym dzielnikiem czestotliwosci (Ds) steruja¬ cym uklad przelaczajacy (P) i generator napiecia liniowo narastajacego (GNL). 15 20 25KI. 21 e, 19/00 59895 MKP G 01 r H^ 3 0.-, GNl i p f- o H_ B qW .fts i irff l-~i ^ i //y* HI*I»M */** 4- - ^ ¦ Fif* 1 $5 6M I/P Bi **. tu, tl UcL+Ui Ud+Us i IL llllllllllllll UH MMII Ji Ul I i I Fig.

2. II K M K! l ' UL PL