PL57880B1 - - Google Patents

Description

Pierwszenstwo: 2.YI.1966 (P 114 87,3) Opublikowano: 25.VIIL1969 57880 KI. 21 a1, 36/04 MKP H 03 k 61 UKD Wspóltwórcy wynalazku: mgr rnz. Andrzej Frankowski, mgr inz. Henryk Mroczek Wlasciciel patentu: Politechnika Lódzka (Katedra Techniki Sterowania), Lódz (Polska) Tranzystorowy, cyfrowy uklad opózniajacy Przedmiotem wynalazku jest tranzystorowy, cy¬ frowy uklad opózniajacy, który sluzy do realizacji opóznien- czasowych sygnalów elektrycznych w ukladach logicznych.Znane konstrukcje tranzystorowych ukladów opózniajacych sygnal elektryczny wykorzystuja zjawisko utrzymywania sie napiecia miedzy oklad¬ kami kondensatora wchodzacego w sklad obwodu elektrycznego zawierajacego oporniki o wystarcza¬ jaco duzych wartosciach opornosci.Praktyczne zastosowanie znalazl uklad uniwibra- tora zlozony z typowego tranzystorowego czlonu negacji sumy, do którego wyjscia przylaczony jest kondensator. Jedna z okladek tegoz kondensatora przylaczona jest do bazy tranzystora nastepnego czlonu negacji, którego wejscie przylaczone jest na stale do zródla sygnalu stalego — najczesciej bie¬ guna napiecia kolektorowego. Wyjscie drugiego czlonu negacji stanowi wyjscie elementu. Zazwy¬ czaj wyjscie to przylaczone jest do jednego z wejsc pierwszego czlonu negacji sumy tworzac obwód sprzezenia zwrotnego.Opisany wyzej znany uklad zawierajacy prosty obwód RC nie posiada elementów nastawialnych, w zwiazku z czym czas rozladowania kondensatora, a zatem i czas trwania impulsu z niego uzyskiwa¬ nego jest zawsze jednakowy, jesli pominac wplyw zaklócen. Jego wartosc jest przypadkowa, gdyz pojemnosc kondensatora elektrolitycznego nie da sie z góry okreslic w sposób wystarczajaco doklad- 20 25 ny. Mimo zastosowania kondensatora elektrolitycz¬ nego nie umozliwia on uzyskania opóznien sygna¬ lów elektrycznych dluzszych od kilku sekund.Celem wynalazku jest konstrukcja" takiego ukla¬ du, który zmniejsza niedogodnosci znanych ukla¬ dów.Zgodnie z wynalazkiem cel ten osiagnieto w ten sposób, ze uklad wedlug wynalazku wyposazono w wejsciowy czlon negacji sumy zawierajacy w obwodzie kolektorowym tranzystora opornik z nastawnym odczepem stanowiacy w ukladzie po¬ tencjometr, którego suwak sprzezony jest poprzez obwód oporowo-pojemnosciowy, zawierajacy co najmniej jeden inny opornik nastawny i czlon ne¬ gacji, z wejsciem wtórnika emiterowego do wyjscia którego przylaczony jest czlon wyjsciowy negacji sumy.W wejsciowym czlonie negacji sumy umieszczony jest potencjometr umozliwiajacy nastawianie war¬ tosci napiecia, do której rozladowuje sie konden¬ sator w czasie pracy elementu, zas w obwodzie oporowo-pojemnosciowym znajduje sie opornik na- stawialny, umozliwiajacy z kolei regulacje stalej czasu rozladowania kondensatora. Powyzsze ze¬ zwala na uzyskanie zadanego czasu znamionowego elementu oraz nastawianie potrzebnego czasu nie wiekszego od znamionowego bez wzgledu na roz¬ rzut wartosci pojemnosci uzytego kondensatora elektrolitycznego.Uklad wedlug wynalazku zostanie dokladnie 5788057880 4 Wyjasniony na przykladzie wykonania z powola¬ niem sie na rysunek, na którym fig. 1 przedstawia schemat uniwibratora zaopatrzonego w obwód sprzegajacy RC powodujacy powstawanie opóznien, zas fig. 2 schemat logiczny ukladu.Uklad uniwibratora sklada sie z wejsciowego czlonu negacji sumy 1 polaczonego poprzez obwód oporowo-pojemnosciowy 2 z czlonem negacji 3 obciazony wtórnikiem emiterowym 4, do którego jest przylaczony jednym z wejsc czlon negacji sumy 5. Czlon wejsciowy negacji sumy posiada dwa wejscia 6 i 7, które sa jednoczesnie wejsciami ukladu. Wyjsciami ukladu sa wyjscie 8 z wtórnika emiterowego 4 oraz wyjscie 9 wyjsciowego czlonu negacji sumy 5. Wyjscie 8 jest polaczone petla sprzezenia zwrotnego z wejsciowym czlonem ne¬ gacji sumy 1, nadto czlon wejsciowy negacji sumy Ij jest polaczony swoim wyjsciem negacyjnym z czlonem wyjsciowym negacji sumy 5. Wejsciowy czlon negacji sumy 1 sklada sie z tranzystora 10, do którego bazy sa przylaczone dwa oporniki wejsciowe 11 i 12 dla wejsc 6 i 7 ukladu, oraz opor¬ nik 13 sprzezenia zwrotnego. Opornik 14 przyla¬ czony miedzy baza tranzystora 10 a biegun napie¬ cia pomocniczego 15 sluzy do polaryzacji bazy tran¬ zystora 10. Z kolektorem tranzystora 10, wejscio¬ wego czlonu negacji 1 polaczono szeregowo opor¬ nik 16 oraz potencjometr regulacyjny 17, przyla¬ czony z drugiej strony do bieguna 18 zródla zasi¬ lajacego.Czlon oporowo-pojemnosciowy 2 polaczony jest z czlonem negacji sumy 1 poprzez suwak poten¬ cjometru 17. Czlon 2 sklada sie z kondensatora 19 oraz polaczonych w szereg: opornika stalego 20 i opornika jednorazowo nastawialnego 21, oporniki te wlaczone sa miedzy kondensator 19 a biegun 18 zródla zasilajacego. Z kondensatorem 19 i oporni¬ kiem 20 polaczona jest dioda separujaca 22, która laczy czlon 2 z czlonem negacji 3. Czlon negacji 3 sklada sie z tranzystora 23 i przylaczonego do jego bazy, stanowiacej wejscie czlonu, opornika pola¬ ryzujacego 24. Miedzy kolektor tranzystora 23 a biegun 18 wlaczony jest opornik 25.Wtórnik emiterowy 4 polaczony jest z czlonem negacji 3 poprzez baze tranzystora 26, którego' emiter stanowiacy wyjscie 8 ukladu, polaczony jest opornikiem 27 z biegunem 15 zródla pomocni¬ czego. Wyjsciowy czlon negacji sumy 5 sklada sie z tranzystora 28, do bazy którego sa przylaczone oporniki 29 i 30 stanowiace wejscie czlonu, przy czym opornik 29 polaczony jest z wyjsciem 8 ukladu, a opornik 30 polaczony jest z kolektorem tranzystora 10 wejsciowego czlonu negacji sumy 1.Miedzy baza tranzystora 28 wyjsciowego czlonu negacji sumy 5 a biegunem 15 zródla pomocnicze¬ go, przylaczony jest opornik 31 polaryzujacy baze tego tranzystora 28. Opornik 32 polaczony jest miedzy biegun 18 zródla zasilania a kolektor tranzystora 28 stanowiacy wyjscie 9 ukladu.W wyniku dzialania ukladu, sygnal podany na wejscie 6 lub 7 albo na oba wejscia jednoczesnie pojawi sie na wyjsciu 8. Czas trwania tego sygna¬ lu, na wyjsciu 8 zalezny jest od polozenia suwaka nastawnego potencjometru 17. Na wyjsciu 9 pojawi sie sygnal dopiero wtedy, gdy uplynie czas okre¬ slony polozeniem suwaka nastawnego potencjome¬ tru 17, o ile do tej chwili nie zniknie sygnal na wyjsciach 6 i 7 ukladu.Opisane wyzej dzialanie ukladu jest mozliwe dzieki wprowadzeniu do wejsciowego czlonu ne¬ gacji sumy 1, sygnalu z wyjscia 8 ukladu przez obwód sprzezenia zwrotnego. Sygnal na wyjsciu 8 trwa tak dlugo az w wyniku rozladowania sie kon¬ densatora 19 poprzez oporniki 20 i 21 dioda 22 nie zostanie odetkana, powodujac ponowne wystapie¬ nie sygnalu na wejsciu czlonu negacji 3 i zanik sygnalu na jego wyjsciu, a wiec i polaczonym z nim poprzez wtórnik 4 wyjsciu 8. Jednoczesnie z pojawieniem sie sygnalu na wyjsciu 8 znika sygnal wyjsciowy, wejsciowego czlonu negacji sumy 1. W ten sposób w czasie rozladowania kon¬ densatora 19 mimo znikniecia sygnalu pochodzace¬ go z wejsciowego czlonu negacji sumy 1 pojawia sie na innym wejsciu wyjsciowego czlonu negacji sumy 5 sygnal z wyjscia 8 ukladu, tak wiec na wyjsciu tego czlonu bedacego jednoczesnie wyj¬ sciem 9 ukladu pojawi sie sygnal dopiero po zni¬ knieciu sygnalu z wyjscia 8, o ile nie zniknely wszystkie sygnaly na wejsciach 6 i 7 ukladu. PL

Claims (1)

1. Zastrzezenie patentowe Tranzystorowy, cyfrowy uklad opózniajacy wy¬ posazony w wejsciowy czlon negacji sumy, sprze¬ zony przez obwód oporowo-pojemnosciowy i czlon negacji z wejsciem wtórnika emiterowego, do któ¬ rego wyjscia przylaczony jest czlon negacji sumy, znamienny tym, ze kondensator (19) z obwodu oporowo-pojemnosciowego (2) polaczony jest z ko¬ lektorem tranzystora (10), wejsciowego czlonu ne¬ gacji sumy (1), przez suwak nastawialnego poten¬ cjometru (17) i opornik (16) a drugi koniec poten¬ cjometru (17) polaczony jest ze zródlem zasilania ukladu zas w obwodzie rozladowania kondensato¬ ra (19), obwodu pojemnosciowo-oporowego (2), znajduje sie szereg oporników, z których co naj¬ mniej jeden jest nastawialny jednorazowo. 10 15 20 25 30 35 40 45 \KI. 21a*, 36/04 57880 MKP H 03 k 17 16 13 o C // 12 H fi fr o- 7c 22 -W- m {/ 24 2? Fig.1 F9-2 32 29 & ¦ 30 31 -o* -e* -os -\3$ -® 15 ^8 ^9 PL