PL57479B1 - - Google Patents

Description

Pierwszenstwo: Opublikowano: 3«.VL19«9 57479 KI. 21 a1, 36/22 MKP H 03 k »• UKD Wspóltwórcy wynalazku: dr inz. Tadeusz Bartkowski, dr inz. Marian Zientalski, mgr inz,. Kazimierz Jankowski, mgr inz. Michal Smoczynski Wlasciciel patentu: Politechnika Gdanska (Katedra Teletransmisji) Gdansk (Polska) Pólprzewodnikowy uklad blokady skrajnych pozycji licznika rewersyjnego Przedmiotem wynalazku jest pólprzewodnikowy uklad blokady skrajnych pozycji licznika rewer¬ syjnego zastosowanego w urzadzeniu automatycz¬ nej dyskretnej regulacji poziomu. W dotychczas stosowanym rozwiazaniu ukladu blokady pozycji skrajnych licznika rewersyjnego, wykorzystano dwa tranzystory kluczujace sluzace do blokady górnej i dolnej pozycji krancowej licznika rewer¬ syjnego.Zasada dzialania takiego ukladu polega na tym, ze wykorzystuje sie dwa tranzystory kluczujace, z których jeden jest poprzez opory polaczony ze wszystkimi prawymi kolektorami komórek binar¬ nych licznika, natomiast drugi tranzystor jest po¬ laczony poprzez opory ze wszystkimi lewymi wyj¬ sciami komórek binarnych licznika rewersyjnego.W przypadku, gdy licznik osiaga jeden ze stanów skrajnych, wówczas zatyka sie jeden z tranzysto¬ rów kluczujacych. Otrzymany w ten sposób duzy potencjal wyjsciowy tranzystora kluczujacego po¬ daje sie na zespól bramek diodowych, który blo¬ kuje dalsza prace licznika.Stosowany uklad posiada te wade, ze istnieje wzajemne oddzialywanie sumujacego dzielnika oporowego, na którym uzyskuje sie skokowo zmie¬ niajacy sie prad regulacyjny, a ukladem blokady jednej ze skrajnych pozycji, który jest dolaczony do tych samych wyjsc komórek binarnych licz¬ nika rewersyjnego. Powoduje to niejednakowe przyrosty skokowo zmieniajacego sie pradu re- 10 15 20 25 30 gulacyjnego podgrzewajacego termistor, a tym samym zmniejszenie dokladnosci regulacji, oraz zwiekszaja sie w istotny sposób wymagania doty¬ czace parametrów tranzystora kluczujacego.Celem wynalazku jest opracowanie prostego ukladu blokujacego pozycje skrajne licznika re¬ wersyjnego, który nie bedzie oddzialywal na su¬ mujacy dzielnik oporowy. Cel ten zostal osiagnie¬ ty przez podlaczenie obu tranzystorów kluczuja¬ cych tylko do jednej polówki komórek binarnych licznika rewersyjnego, przy czym jeden tranzystor kluczujacy jest tranzystorem typu p-n-p, nato¬ miast drugi tranzystor kluczujacy jest tranzysto¬ rem typu n-p-n. * Wynalazek zostanie blizej objasniony na przy¬ kladzie wykonania przedstawionym na rysunku, który przedstawia schemat ideowy wspólpracy tranzystorów kluczujacych z komórkami binarny¬ mi licznika rewersyjnego. Opory sumujace R oraz opory obciazenia Rk dobrano w ten sposób aby zapewnic prawidlowa prace tranzystorów kluczu¬ jacych.Zasada dzialania ukladu jest nastepujaca: Jezeli licznik znajduje sie w górnej skrajnej pozycji, czyli wszystkie komórki binarne sa w stanie „1", to w przypadku tym napiecia wyjsciowe wszyst¬ kich tranzystorów Tr3 komórek binarnych przyj¬ muja wartosc maksymalna, a napiecia wyjsciowe tranzystorów Tr4 przyjmuja wartosc minimalna.Wówczas pierwszy tranzystor kluczujacy Trx jest 5747957479 w stanie nieprzewodzenia i jego napiecie wyjsciowe Uwyl przyjmuje wartosc maksymalna. Napiecie to zostaje wykorzystane do blokady bramek diodo¬ wych liczenia „w przód". W obwodach kolektorów tranzystorów Tri komórek binarnych sa - umiesz¬ czone opory Rk3. ' W przypadku gdy co najmniej jedna komórka binarna nie jest w stanie „1", tranzystor Tiy otrzymuje poprzez opór R (opory R) dostatecznie duzy prad bazy, sprowadzajacy ten tranzystor do stanu nasycenia. W przypadku tym, jego napiecie wyjsciowe Uwyl przyjmuje wartosc minimalna i nie blokuje zespolu bramek diodowych.Jezeli natomiast licznik jest w dolnym stanie krancowym, tzn. wszystkie komórki binarne licz¬ nika sa w stanie zerowym „0" czyli spadki napiec na oporach kolektorowych Rk4 wszystkich tran¬ zystorów Tr4 komórek binarnych przyjmuja war¬ tosc minimalna (praktycznie równa zero) — wtedy drugi tranzystor kluczujacy Tr2 jest zatkany. Po¬ jawiajace sie na Jego wyjsciu napiecie UWy2 wy¬ korzystuje sie do blokady bramek diodowych li- 10 15 20 czenia „wstecz". Gdy chociaz jedna komórka bi¬ narna licznika rewersyjnego jest w stanie „lw, wystepujacy na odpowiednim tranzystorze Tr4tej komórki spadek napiecia na oporze kolektorowym Rk4 powoduje poprzez opór R (opory R) wzrost pradu bazy, który sprowadza tranzystor Tr2 do stanu nasycenia. W przypadku tym jego napiecie wyjsciowe Uwy2 przyjmuje wartosc minimalna i nie nastepuje wówczas blokowanie zespolu bra¬ mek diodowych. PL

Claims (1)

1. Zastrzezenie patentowe Pólprzewodnikowy uklad blokady skrajnych po¬ zycji licznika rewersyjnego znamienny tym, ze oba tranzystory (T^ i Tr2) kluczujace bramki diodowe liczenia „w przód" i „wstecz" sa dolaczo¬ ne poprzez opory (R) do jednych wyjsc wszystkich komórek binarnych licznika rewersyjnego, przy czym pierwszy tranzystor kluczujacy (Tr^ jest ty¬ pu p-n-p, natomiast drugi tranzystor kluczujacy (Tr2) jest typu n-p-n. PZG w Pab., zarti. 445-69, nakl. 240 ega. PL