PL57299B1 - - Google Patents
Download PDFInfo
- Publication number
- PL57299B1 PL57299B1 PL117489A PL11748966A PL57299B1 PL 57299 B1 PL57299 B1 PL 57299B1 PL 117489 A PL117489 A PL 117489A PL 11748966 A PL11748966 A PL 11748966A PL 57299 B1 PL57299 B1 PL 57299B1
- Authority
- PL
- Poland
- Prior art keywords
- resistors
- blocks
- resistor
- conductivity
- mass
- Prior art date
Links
- 238000005516 engineering process Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
Description
Pierwszenstwo: Opublikowano: 11. VIII. 1969 57299 KI. 42 m*, 7/04 MKP G 06 g J/Lj CZYTELNIA TIlrAdu Patent Polskiej Ezmzw - • : Wspóltwórcy wynalazku: mgr inz. Hubert Górski, mgr inz. Henryk Mroczek Wlasciciel patentu: Politechnika Lódzka (Katedra Techniki Sterowania), Lódz (Polska) Konwerter cyfrowo-analogowy Przedmiotem wynalazku jest konwerter cyfro¬ wo-analogowy przetwarzajacy liczbe dziesietna kodowana dwójkowo (na przyklad kod 1224 lub 1125) na proporcjonalne do tej liczby napiecie.Sposród wielu znanych rozwiazan konstrukcyj¬ nych tego typu konwerterów niewatpliwie duze zalety technologiczne i uzytkowe wykazuja te konwertery, w których bloki jednosci, dziesiatek setek itd. zbudowane sa identycznie. Bloki te za¬ wieraja zwykle po cztery oporniki o przewodno- sciach proporcjonalnych do wag kodu wejscio¬ wego, na przyklad w przypadku kodu 1224 prze¬ wodnosci te wynosza p, 2p, 2p, 4p. Kazdy z opor¬ ników wchodzacych w sklad bloku polaczony jest z oddzielnym lacznikiem sluzacym do przylacza¬ nia go do zródla wzorcowego napiecia w przy¬ padku, gdy sygnal wejsciowy jest równy "1". Po¬ zostale konce oporników zlaczone sa ze soba i przylaczone do szeregu oporników sumujacych, których przewodnosci tworza nastepujacy szereg p0, 9po, 90po itd. Sygnalem wyjsciowym konwer¬ tera jest spadek napiecia na opornikach sumu- jacych. Aby w tego typu konwerterach uzyskac dokladne sumowanie sygnalów konieczne jest, by przewodnosci oporników sumujacych byly zna¬ cznie wieksze od przewodnosci oporników wcho¬ dzacych w sklad bloków, co prowadzi do uzyska¬ nia zbyt malego poziomu sygnalu wyjsciowego.Celem wynalazku jest konstrukcja takiego kon¬ wertera cyfrowo-analogowego, który zmniejsza 10 15 20 niedogodnosci konwerterów znanych a nadto umozliwia dokladne sumowanie sygnalów nieza¬ leznie od stosunku przewodnosci oporników sumu¬ jacych i oporników wchodzacych w sklad bloków, co pozwala z kolei uzyskac duzy poziom sygnalu wyjsciowego.Zgodnie z wynalazkiem cel ten osiagnieto w ten sposób, ze w konwerterze cyfrowo-analogowym w którym bloki jednosci, dziesiatek, setek tysiecy itd. zbudowane sa identycznie i zawieraja prze¬ laczniki oraz oporniki o przewodnosciach propor¬ cjonalnych do wag kodu dwójkowego, przy czym wyjscia poszczególnych bloków przylaczone sa do szeregu oporników sumujacych w liczbie równej liczbie bloków, pierwszy opornik polaczony z masa ukladu posiada przewodnosc po, zas przewodnosci nastepnych oporników okreslane sa równaniem :n-2 Pn P, 9 10] n_2 T ^ 25 gdzie n oznacza kolejne miejsce w szeregu da¬ nego opornika liczac od masy ukladu, zas "p" przewodnosc opornika wchodzacego w sklad bloku i zlaczony z przelacznikiem, którego wejscie ma Wage 1. 30 Na rysunku pokazany jest przyklad budowy 57299. , s . 57299 . ¦ 3 '-. , / -' ;•; .¦¦ '¦ konwertera cyfrowo-analogowego wedlug wyna¬ lazku.Konwerter cyfrowo-analogowy sklada sie z czte¬ rech identycznie zbudowanych bloków: jednosci A, dziesiatek B, setek C oraz tysiecy D. W sklad kazdego z bloków wchodza cztery przelaczniki E oraz cztery oporniki G, H, I, J. Konwerter za¬ wiera nadto zródlo wzorcowego napiecia F oraz polaczone w szereg oporniki sumujace K, L, M i N.Kazdy z bloków posiada cztery wejscia oddzielne dfc kazdego przelacznika E o wagach kodu 1, 2, 2, 4.^Przelaczniki E przylaczone sa do zródla stabi¬ lizowanego napiecia F oraz do masy ukladu.Wyjscia przelaczników E przylaczone sa do opor¬ ników G, H, I i J, których przewodnosc zalezna 15 jest od wagi kodu wejscia na przelacznik, do któ¬ rego przylaczony jest dany opornik. I tak gdy wejscie przelacznika ma wage kodu 1 wówczas przewodnosc polaczonego z nim opornika wynosip, i. zas gdy wejscie ma wage 2 przewodnosc opornika 20 wynosi 2p i dalej przy wadze 4 przewodnosc jest równa 4 p.Oporniki G, H, I i J z jednego bloku zlaczone sa swymi wyjsciami i z kolei przylaczone sa do szeregu sumujacych oporników K, L, M, N w ten 25 sposób, ze wyjscie z bloku A — jednosci pola¬ czone jest miedzy pierwszy opornik K i drugi opornik L, wyjscie z bloku B — dziesiatek pola¬ czone jest miedzy drugi opornik L i trzeci M, wyjscie z bloku C — setek polaczone jest miedzy 30 trzeci opornik M i czwarty N, wyjscie z bloku D — tysiecy stanowi wyjscie konwertera i pola¬ czone jest dodatkowo z ostatnim, czwartym opor¬ nikiem N z szeregu oporników sumujacych. Sze¬ reg sumujacych oporników K, L, M i N pola- 35 czony jest pierwszym opornikiem K z masa ukla¬ du. Przelaczniki E przelaczaja oporniki G, H, Ii J albo do stabilizowanego zródla napiecia F albo do masy ukladu w zaleznosci od sygnalu "1" lub "0" na wejsciach.Przewodnosci oporników sumujacych K, L, M, N wynosza odpowiednio 4 ^ + p+_P_ 90 ^ 10 900 10 r 100 10 Ze wzgledu na to, ze opornosci oporników su¬ mujacych moga byc duze w porównaniu z opor¬ nikami wchodzacymi w sklad bloków, poziom napiecia wyjsciowego jest na tyle duzy, ze nie¬ potrzebnym staje sie stosowanie wzmacniaczy. PL
Claims (1)
1. Konwerter wedlug zastrz. 1, znamienny tym, ze przelaczniki znajdujace sie w blokach przy¬ laczaja oporniki z tychze bloków albo do zródla wzorcowego napiecia albo do masy ukladu.KI. 42 m4, 7/04 57299 MKP G 06 g 4 114 12 14 om PL
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL57299B1 true PL57299B1 (pl) | 1969-02-26 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3187325A (en) | Analog-to-digital converter | |
| US2453454A (en) | Coder for code modulation transmission | |
| US3345505A (en) | Function generator | |
| US3585631A (en) | Square law analog-to-digital converter | |
| US4695826A (en) | High accuracy digital-to-analog converter having symmetrical current source switching | |
| US3400257A (en) | Arithmetic operations using two or more digital-to-analog converters | |
| PL57299B1 (pl) | ||
| US3184734A (en) | Digital-to-analog converter | |
| JPH04162830A (ja) | D/aコンバータ | |
| US3015790A (en) | Addition circuit for step and continuous functions | |
| US3191014A (en) | Mixed code calculator | |
| US3403393A (en) | Bipolar digital to analog converter | |
| US3394351A (en) | Logic circuits | |
| Cohn | The word problem for free fields | |
| Sprague | Rank 3 incidence structures admitting dual-linear, linear diagram | |
| US3586839A (en) | Interpolative function generator having a pair of digital-to-analog converters connected in summing relation | |
| US3141136A (en) | Feedback amplifier gate | |
| US3182240A (en) | Digital comparator | |
| Stoller | The convergence-preserving rearrangements of real infinite series | |
| Gunston et al. | Variation of microstrip impedance with strip thickness | |
| US3366949A (en) | Apparatus for decoding logarithmically companded code words | |
| US2909657A (en) | Device for indicating the presence of a pulse group with certain determined time intervals between the pulses included therein | |
| US3361899A (en) | Readout system | |
| Lupanov | 2. Assume numbers A1,..., Ap are given. It is required to form a sums of some of them Si=∑ qi k= Ajk (jk= jl if k= l) via less possible number of additions (storage of intermediate results is permitted). These cybernetics problems, as well as some others (see eg [1],[2, p. 104]) | |
| US3400390A (en) | Signal converter for converting a binary signal to a reciprocal analog signal |