PL55802B1 - - Google Patents

Description

Pierwszenstwo: Opublikowano: 16.IV.1966 (P 114 072) 10.VIII.1968 55802 KI. _21-?i*r3B722— MKP UiffiZYTELNIAl ImntttfiUtt! taw- Twórca wynalazku: Jerzy Wojtas Wlasciciel patentu: Lódzkie Zaklady Radiowe, Lódz (Polska) Tranzystorowy przelicznik cyfrowy do pomiaru bardzo malych czestotliwosci zjawisk periodycznych w czasie Przedmiotem wynalazku jest tranzystorowy przelicznik cyfrowy do pomiaru bardzo malych czestotliwosci zjawisk periodycznych w czasie, na przyklad obrotów elementów wirujacych lub tetna ludzkiego.Znane urzadzenia, stosowane do pomiarów obro¬ tów lub bardzo malych czestotliwosci, maja ukla¬ dy zliczajace mechaniczne lub elektronowe. Re¬ zultatem jest koniecznosc stosowania zródel czes¬ totliwosci wzorcowych o duzej dokladnosci lub pomiar duzej liczby obrotów. Wynikiem takich po¬ miarów jest zawsze czas jednego lub pewnej licz¬ by obrotów. Wada tych urzadzen jest ich nieprzy¬ datnosc do skalowania obrotomierzy, gdzie czas na porównanie wskazan obrotomierza i miernika wzorcowego musi byc powiekszony o czas tracony na przeliczanie. Przeliczanie to jest utrud¬ nione faktem, ze wskazania obrotomierzy sa wy¬ razone w obrotach na minute, natomiast wskaza¬ niami czestosciomierzy cyfrowych sa dziesietne czesci sekundy. W zastosowaniu do pomiarów obrotów gramofonów w warunkach produkcyj¬ nych stosuje sie kontrole tolerancji, a nie doko¬ nuje pomiaru. Kazdorazowy pomiar wymagalby przeprowadzenia przeliczenia. Obarcza to metode pomiarowa powaznym bledem podczas, gdy do¬ puszczalne odchylenia obrotów od norm sa rzedu 0,1%.Tranzystorowy przelicznik cyfrowy wedlug wy¬ nalazku ma na celu wyeliminowanie wad znanych 10 15 30 2 ukladów oraz skrócenie czasu trwania pomiaru do jednego pelnego cyklu badanego zjawiska, na przyklad jednego obrotu.Wytyczone zagadnienie jest rozwiazane przez wlaczenie do tranzystorowego przelicznika cyfro¬ wego posiadajacego generator czestotliwosci wzor¬ cowej synchronizowanej z czestotliwoscia sieci za¬ silajacej oraz licznik dziesietny, miedzy uklad sterowania, a wskaznik wyniku — ukladu prze¬ liczajacego zbudowanego z dwójkowego licznika, sumatora i rejestru akumulujacego, przy czym jako korektor stalego bledu algorytmu dzielenia, miedzy uklad sterowania i licznik dziesietny — jest wlaczony eliminator pierwszego impulsu.Przelicznik cyfrowy wedlug wynalazku sklada sie z ukladu formowania impulsu F, generatora impulsów zliczanych G i generatora impulsów tak¬ tujacych Z, polaczonych z ukladem sterowania S.Generator impulsów zliczanych G przez bramke ukladu sterowania S jest polaczony z wejsciem dwójkowego licznika B. Równolegle wyjscia licz¬ nika B sa polaczone z odpowiednimi wejsciami sumatora E, przy czym kazdemu segmentowi tego sumatora odpowiada segment rejestru akumulu¬ jacego A, którego segment odpowiadajacy najwyz¬ szej pozycji, to jest bitowi znaku, jest polaczony z ukladem sterowania S. Generator impulsów tak¬ tujacych Z przez bramki ukladu sterowania S jest polaczony z sumatorem E i przez eliminator pierwszego impulsu N z wejsciem licznika dzie- 5580255802 sietnego D, którego stan odczytuje sie z przy¬ laczonego wskaznika optycznego W.Pomiar czestotliwosci polega na zliczaniu w cza¬ sie miedzy dwoma kolejnymi impulsami sygnali¬ zujacymi poczatek i koniec okresu mierzonego zja¬ wiska i przeliczeniu otrzymanej liczby impulsów na czestotliwosc w minucie wedlug wzoru: 60XfgX10a J . ^ , ... fmin = ~ gdzie fmin oznacza czestotli¬ wosc mierzona, fg — czestotliwosc generatora im¬ pulsów zliczanych G, n — liczbe zarejestrowana przez licznik dwójkowy B, a — ujemny wyklad¬ nik dokladnosci pomiaru.Przeliczenie sprowadza sie do dzielenia stalej wartosci 60 X fg przez zmienna wartosc n. Dzie¬ lenie realizuje sie seria sumowan: A + B = At+i co odpowiada róznicom: At — B = At+i, gdzie At oznacza stan rejestru akumulujacego A w chwili t, a At+i oznacza stan rejestru akumulujacego A w chwili nastepnej.Sumowanie odbywa sie do momentu, kiedy za¬ wartosc rejestru A staje sie ujemna. Wykonanie ostatniego sumowania jest konieczne do okresle¬ nia momentu konca operacji dzielenia, a wyka¬ zywanie go w wyniku powoduje staly blad w jego najnizszej pozycji.Wynikiem dzielenia jest liczba wykonanych o- peracji sumowan, zliczana przez licznik dziesietny D. Do korekcji stalego bledu przyjetego algorytmu dzielenia sluzy eliminator pierwszego impulsu N, który zmniejsza o 1 stan licznika dziesietnego D.Pomiar przebiega od czujnika wlasciwego dla mierzonego urzadzenia, który rejestruje pierwszy impuls z urzadzenia mierzonego i przekazuje do ukladu formowania impulsu F, podajacego im¬ puls do ukladu sterowania S. Pod wplywem tego impulsu uklad sterowania S otwiera droge dla ciagu impulsów z generatora impulsów zliczanych G do licznika dwójkowego B. Ten sam pierwszy impuls powoduje wyslanie przez uklad sterowania S impulsu kasujacego stan licznika dziesietnego D i wprowadzenie liczby stalej do rejestru akumu¬ lujacego A. Tym samym rozpoczyna sie krok zliczania trwajacy do momentu nastepnego zda¬ rzenia zarejestrowanego przez czujnik, na przy¬ klad po pelnym obrocie mierzonego urzadzenia wirujacego.Impuls z czujnika oznaczajacy koniec mierzone¬ go zjawiska, przechodzac przez uklad formowania F, powoduje, ze uklad sterowania S przerywa ciag impulsów z generatora impulsów zliczanych G, otwiera droge ciagowi impulsów z generatora impulsów taktujacych Z do sumatora E i przez eliminator pierwszego impulsu N trafia do licz- 5 nika dziesietnego D. Nastepuje krok przeliczania, trwajacy do momentu zmiany znaku zawartosci rejestru akumulujacego. A.Zmiana znaku rejestru akumulujacego A daje impuls do ukladu sterowania S, który na zadany io czas unieruchamia uklad formowania impulsu F, co umozliwia odczytanie wyniku pomiaru ze wskaznika optycznego W, rejestrujacego stan licz¬ nika dziesietnego D.Przelicznik pracuje synchronicznie, to znaczy, ze is czas trwania kazdego kroku jest zalezny wylacz¬ nie od dlugosci liczb bioracych udzial w operacji przeliczania. Sumator E pracuje w ukladzie rów¬ noleglym na zasadzie warunku zmiany stanu ko¬ mórki rejestru akumulujacego A. 20 W przypadku pomiaru urzadzen, w których po¬ wtarzalnosc zjawisk mierzonych jest zalezna od czestotliwosci sieci zasilajacej, generator impul¬ sów zliczanych G jest synchronizowany z czesto¬ tliwoscia sieci. Jezeli zas pomiar dotyczy zjawisk, 25 których powtarzalnosc jest niezalezna od zasilania elektrycznego, na przyklad bezstopniowych prze¬ kladni obrotów, to generator impulsów zliczanych G jest stabilizowany za pomoca kwarcu.Tranzystorowy przelicznik jest zbudowany w oparciu o elementy logiczne typu oporowo-tran- zystorowego. PL

Claims (1)

1. Zastrzezenie patentowe 35 Tranzystorowy przelicznik cyfrowy do pomiaru bardzo malych czestotliwosci zjawisk periodycz¬ nych w czasie, posiadajacy generator impulsów taktujacych, generator impulsów zliczanych syn¬ chronizowany z czestotliwoscia sieci zasilajacej lub stabilizowany za pomoca kwarcu, uklad ste¬ rowania oraz licznik dziesietny ze wskaznikiem optycznym, znamienny tym, ze miedzy uklad ste¬ rowania (S) i licznik dziesietny (D) ze wskazni¬ kiem optycznym (W) jest wlaczony uklad przeli¬ czajacy, zbudowany z licznika dwójkowego (B), sumatora (E) i rejestru akumulujacego (A), przy czym jako korektor stalego bledu algorytmu dzie¬ lenia miedzy uklad sterowania (S), a licznik dzie¬ sietny (D), jest wlaczony eliminator pierwszego 30 45 50 impulsu (N).KI. 21 a1, 36/22 55802 MKP H 03 k 8 A N D W PL