PL53080B1 - - Google Patents

Description

Pierwszenstwo: Opublikowana; 11.VIII.1965 (P 110 447) ll.V.19aa Niemiecka Republika Demokratyczna 11.IV.1W7 53080 KI. 21 e* Wilk MKP ¥K Twórca wynalazku: inz. Hans Sehnabel Wlasciciel patentu: VEB Starkstrom-Anlagenbau Erfurt, Erfurt (Nie¬ miecka Republika Demokratyczna) Uklad elektronicznego zabezpieczenia nadpradowega wzglednie nadtiapieciowega lub pedaapieciowego w sieciach elektrycznych pradu zmiennegcr Wynalazek niniejszy dotyczy ukladu elektro¬ nicznego zabezpieczenia nadpradowego wzglednie nadnapteciowegp lub podnapieciowego w sieciach elektrycznych pradu zmiennego.Znane sa, uklady zabezpieczen, w których po- 5 miar pradu przetezeniowego iest ustalany na pod¬ stawie iego wartosci chwilowej. Ten sposób po¬ miaru odznacza sie krótkim czasem wyzwalania, który to sposób tylko przez zastosowanie specjal¬ nych srodków mozna zastosowac da znieksztal- 10 conegp pradu zmiennego.W innym znanym ukladzie kontrolowane jest kazde przekroczenie ustalonej wartosci amplitudy, przy czym dla ciaglosci okreslonego przedzialu czasowego w pólokresie, periodyczne wielkosci 15 wejsciowe sa przeksztalcane na specjalne impul¬ sy, które sa sprowadzane w czlonie pradu stale¬ go do zasadniczej- wielkosci pomiarowej.Ponadto* znany jest uklad, w którym granica calkowania mierzonych wielkosci zalezy od do- w wolnie nastawionego napiecia wstepnego na tran¬ zystorze dzialajacym jako sterowany bocznik, w wyniku czego napiecie wejsciowe, zaleznie od napiecia na kondensatorze, narasta szybciej niz ustalona granica calkowania. 25 Iftny znany uklad zabezpieczajacy jest tak zbu¬ dowany, ze obwód wejsciowy, sprzezony z chro¬ nionym obwodem pradowym, przekazuje do ob¬ wodu RC sygnal pradu stalego proporcjonalny do wielkosci pradu (lub napiecia) wystepujacych io w chronionym obwodzie, który sklada sie z dwóch polaczonych szeregowo elementów oporowych i reaktancyjnych oraz* ze co najmniej dwa ele¬ menty oporowe sa polaczone z nieliniowym czlo¬ nem impedancyinym w ten sposób* ze stala cza¬ sowa czlonu RC jest zmieniana wtedy,, kiedy na czlonie, irapedancyjnym napiecie przylozone osiag¬ nie ustalona uprzednio wartosc krytyczna, Zasadnicza wada tych znanych ukladów jest to, ze albo maja za duze czasy wyzwalania, chociaz wykazuja przy tym nieznaczny wplyw krzywoli- niowosci przebiegu oraz sa nieczule na zaklóce¬ nia o ksztalcie ostrzowym, albo z drugiej strony maja nieduzy czas wyzwalania, ale sa natomiast czule na te ostrzowe zaklócenia.Zadaniem wynalazku jest skonstruowanie takie¬ go ukladu elektronicznego zabezpieczenia nadpra¬ dowego wzglednie nadnapieciowego lub pochrat- pieciowego, w którym opisane wyzej niedogod¬ nosci sa wyeliminowane, w wyniku czego uklad ten wykazuje takie korzysci jak krótki- czw wy¬ zwalania, nieznaczny wplyw^ krzywolfoiiowoSci przebiegu oraz nieczulosc na ostrzowe zakl#- cenia.Zgodnie z wynalazkiem osiagniete to zostalo dzieki temu, ze napiecie wejsciowe pradu zmien¬ nego kazdej fazy jest przetwarzane na impulsy o odpowiedniej szerokosci za pomoca ukladu skla¬ dajacego sie z przekladnika napieciowego, opor¬ nika obciazeniowego i równolegle podlaczonego 5308053080 do niego transformatora, z diody prostujacej, diody ograniczajacej oraz analizatora sieciowego, skladajacego sie z opornika o stalej opornosci, opornosci o regulowanej opornosci oraz z ukladu spustowego Schmitta, które to impulsy po osiag¬ nieciu odpowiedmdej wartosci sa przesylane do ukla¬ du porównawczego. Uklad porównawczy sklada sie z przerzutnika monostabilnego (jednostanowego), który poprzedza kondensator oraz z bezposrednio przylaczonego do tego przerzutnika opornika o re¬ gulowanej opornosci i kondensatora, co stanowi jedna galaz ukladu porównawczego, a druga galaz tego ukladu stanowi czlon logiczny „nie" wraz z czlonem RC.Obie te równolegle galezie ukladu porównaw¬ czego sa przylaczone do czlonu logicznego „albo", który jest polaczony szeregowo z drugim ukla¬ dem logicznym „nie", przy czym na jego wyjsciu jest przylaczony przerzutnik bistabilny (dwusta¬ nowy), sygnalizator optyczny oraz wylacznik przy¬ ciskowy.Wyjscie tego przerzutnika bistabilnego wraz z wyjsciami przerzutników przynaleznych do ukladu obu pozostalych faz sa przylaczone do koncowego czlonu logicznego „albo". Na wyjsciu t£go czlonu „albo" jest umieszczony dzielnik cze¬ stotliwosci, który za pomoca odpowiednio dobra¬ nych impulsów steruje czlonem zliczajacym, przy czym dzielnik ten jest polaczony z jednej strony z opornikami porównawczymi wraz z miernikiem wskaznikowym jak równiez z czlonem selekcyj¬ nym, a z drugiej strony na wyjsciu tego czlonu jest przylaczony przetwornik impulsów wraz z czlonem róznicowym, zaopatrzonym w wylacz¬ nik przyciskowy.Wynalazek zostanie objasniony szczególowo na podstawie przykladu jego wykonania zilustrowa¬ nego na rysunku, na którym fig. 1 przedstawia uklad wedlug wynalazku, fig. 2 — dalszy ciag tego ukladu z fig. 1, fig. 3 — uklad polaczony równolegle z monostabilnym przerzutnikiem, a fig. 4 — uklad w którym wyeliminowano trans¬ formator ukladu wejsciowego.Jak to przedstawiono na fig. 1 przekladniki pradowe 1, 1' i 1" sieci R, S, T sa polaczone z opornikami obciazenia 2 2' i 2" oraz równo¬ leglymi do tych oporników transformatorami 3, 3' i 3", przy czym system trójfazowy tych transformatorów jest nawiniety przeciwsobnie, wzglednie ich obwód wtórny jest skrzyzowany, w których to obwodach wejsciowych wystepuja diody prostujace 4, 4' i 4".Przedstawiony na fig. 1 uklad zabezpieczenia jest analogiczny dla pozostalych dwóch faz, co ze wzgledu na uproszczenie rysunku zostalo na nim pominiete. Dioda ograniczajaca 5 oraz analizator sieciowy, skladajacy sie z opornika 6 oraz opor¬ nika 7 o regulowanej opornosci, sa przylaczone do odcinajacego ukladu spustowego 8, na wyjsciu którego sa przylaczone dwie równolegle galezie, przy czym jedna galaz stanowi czlon logiczny „nie" 9 z czlonem „RC" skladajacym sie z opor¬ nika 10 i kondensatora 10/, a druga galaz stanowi przerzutnik monostabilny 12 z przylaczonymi do niego bezposrednio kondensatorem 13 oraz oporni¬ kiem 14 o regulowanej opornosci, jak równiez kondensator 11 poprzedzajacy ten przerzutnik 12.Wyjscia obu opisanych wyzej galezi równo- s leglych sa doprowadzone do czlonu logicznego „albo" 15, który wraz z przylaczonymi bistabil¬ nym przerzutnikiem 17 zaopatrzonym w przycisk wylaczajacy 20, wzmacniaczem 18 oraz z sygna¬ lizatorem optycznym 19 stanowi wyjscie R ukla- io du, przy czym wyjscie to wraz z wyjiciami ukla¬ du pozostalych dwóch faz (nieuwidocznionymi na rysunku) sa przylaczone do czlonu logicznego „albo" 21 (fig. 2).Na wyjsciu czlonu 21 znajduje sie dzielnik cze- 15 stotliwosci 22, do którego jest przylaczony czlon zliczajacy 23, 24 polaczony z jednej stro¬ ny z opornikami porównawczymi 29 i miernikiem wskazujacym 30, oraz z drugiej strony polaczony z czlonem selekcyjnym 31, a ponadto na wyjsciu 20 tego czlonu logicznego 21 jest przylaczony poprzez czlon RC, skladajacy sie z opornika 25 i kondensatora 25' przetwornik impulsów 26, który jest zaopatrzony w wylacznik przyciskowy 28. 25 Zgodnie z ukladem przedstawionym na fig. 1 i 2 prad przetezeniowy, wzglednie wzrost lub spadek napiecia sa przetwarzane w znany sposób w impulsy o odpowiedniej szerokosci, które sa porównywane z szerokoscia impulsów uprzednio 30 nastawionych.Wystepujaca na opornikach obciazeniowych 2, 2' i 2" wartosc chwilowa napiecia proporcjo¬ nalnego do pradu, który jest transformowany na okreslona wartosc za pomoca transformatorów 35 3? 3' i s" oraz prostowany przez diody 4, 4' 4", powoduje wzrost napiecia na opornikach 6, 7 do wartosci odpowiadajacej napieciu odcinajacego ukladu spustowego 8, a przy spadku tej wartosci chwilowej przestawia sie z powrotem uklad spusto- 40 wy 8 do polozenia wyjsciowego, w wyniku czego uzyskuje sie impulsy prostokatne, których szero¬ kosc zalezy od skutecznej wartosci sinusoidalnego napiecia wejsciowego.Uklad wejsciowy jest przy tym zabezpieczony 45 od uszkodzen za pomoca diody ograniczajacej 5, które to uszkodzenia moga powstac przy kilka¬ krotnym wzroscie napiecia, co ma na przyklad miejsce przy zwarciach w sieci. Dzieki odwróce¬ niu jednej fazy transformatorów 3, 3* lub 3" 50 o 180° osiaga sie sygnaly do sterowania dzielni¬ kiem czestotliwosci 22 i czlonami zliczajacymi 23, 24 nawet w przypadku zaklócen nieciaglych, wy¬ wolujacych sygnaly przerywane.Impulsy wyjsciowe odcinajacego ukladu spusto¬ wego 8 steruja z jednej strony kondensator li monostabilnego przerzutnika 12, a z drugiej stro¬ ny czlon logiczny „nie" 9. Przy wystapieniu sy¬ gnalów wyjsciowych czlon logiczny „nie" jest przestawiony na sygnal „O" i jednoczesnie wzbu¬ dzony jest przerzutnik 12. W przypadku nadejscia impulsu, którego ciaglosc jest krótsza od czasu zadzialania przerzutnika monostabilnego 12, zostaje on niewzbudzony ze wzgledu na jego dluzszy czas wlasny dzialania, w przypadku natomiast kiedy 5553080 5 ciaglosc: impulsu jest dluzsza niz czas nastawiony na tym przerzutniku za pomoca czlonów nastaw- czyeh 13, 14 na jego wyjsciu pojawia sie sygnal „L". W tym samym czasie w czlonie logicznym „nie" 9 wystepuje sygnal „O" wskutek czego czlon 5 lo^czny „nie" 16 jest tak wysterowany, ze na jego wyjsciu powstaje sygnal „L".Za pomoca czlonu RC 10, 10* uzyskuje sie zwlo¬ ke, która warunkuje za pomoca czasu dzialania tranzystorów powstawanie impulsów migowych. 10 Sygnal wyjsciowy ozlonu logicznego „nie" 16 wy*? sterowuje przerzutnik bistabilny 17 w ten sposób, ze wystepuje na nim sygnal „L" wzmocniony we wzmacniaczu 18, który jest odwzorowany w syg- 2. nalizatorze optycznym 19. Sygnaly wyjsciowe czlo- 15 nów logicznych „nie" 17, 17' i 17", które wynikaja z wielkosci wejsciowych faz RST sa przekazywane do czlonu logicznego „albo" 21. Zsumowany syg¬ nal wyjsciowy czlonu 21, który ma czestotliwosc proporcjonalna do czestotliwosci sieci jest prze- «o 3. twarzany w dzielniku czestotliwosci 22 na cze¬ stotliwosc 10 Hz, która to czestotliwoscia jest ste¬ rowany czlon zliczajacy 24, 25. Przebieg czasowy jest uwidaczniany przy pomocy oporników porów¬ nawczych 29 oraz miernika wskazówkowego 30. 25 4.Wymagany czas zwloczny jest odpowiednio do¬ brany w czlonie selekcyjnym 31 i po uplywie na¬ stawionego czasu czlon ten przesyla sygnal wyzwa- 5. lajacy.Krótki impuls mozna recznie przetworzyc na 30 ciagly sygnal „L" za pomoca przycisku.Na fig. 3 jest przedstawiony uklad, w którym przerzutnik monostabilny 12 jest polaczony równo- 6. legie z przerzutnikiem 33, jak równiez z przylaczo¬ nym bezposrednio kondensatorem 34 oraz oporni- 35 kiem o zmiennej opornosci 35 w miejscu porówny¬ wania szerokosci impulsów. Wyjscie przerzutnika monostabilnego 33 oraz wyjscie równoleglej galezi, 7. powstalej z czlonu logicznego „nie" 9 oraz czlonu RC 10, 10' lacza sie w czlonie logicznym „albo" 40 36, którego wyjscie jest doprowadzone do czlonu 8. szybkiego wyzwalania. Przez polaczenie równole¬ gle monostabilnych przerzutników 12, 33 umoz¬ liwione jest porównywanie szerokosci impulsów podawanych przez uklad spustowy Schmitta 8 45 z innymi szerokosciami impulsów. W przypadku nastawienia przerzutnika monostabilnego 33 na 9. dalsze wielkosci zakresu szerokosci impulsów, powstaje mozliwosc przy duzych pradach zaklóce¬ niowych uzyskania natychmiastowego Wyzwalania. 50 Na fig. 4 jest przedstawiony uklad, w którym 10. sa polaczone dioda ograniczajaca 5, dioda pozio¬ mu 37, opornik o zmiennej opornosci 38 oraz opor¬ nik 39, przy czym wyjscie tego ukladu jest polaczo¬ ne z ukladem spustowym Schmitta8. 55 Przy przekroczeniu wartosci napiecia ustalonego na diodzie poziomu 37, rozpoczyna sie calkowite przewodzenie tej diody, wskutek czego analizator sieciowy powstaly z opornika o zmiennej opornosci 11. 38 oraz opornika 39 znajduje sie pod napieciem ee i uklad spustowy Schmitta 8 przeksztalca skok napiecia w ciagly sygnal „L". PL

Claims (1)

Zastrzezenia patentowe «„ 1. Uklad elektronicznego zabezpieczenia nadpra- m 6 dowego wzglednie nadnapieciowego lub pod- napieciowego w sieciach elektrycznych pradu zmiennego, w którym wejsciowe napiecie zmienne jest przetwarzane na impulsy o od¬ powiedniej szerokosci, przy czym impulsy te po osiagnieciu ustalonej szerokosci przechodza przez uklad porównawczy i wysterowuja odpo¬ wiednie czlony zliczajace, znamienny tym, ze ma do ukladu spustowego Schmitta (8) przy¬ laczone przerzutnik monostabilny (12), czlon logiczny „nie" (9) oraz czlon logiczny „albo" (15) jak równiez poprzez dzielnik czestotliwosci (22) odpowiedni czlon zliczajacy (23, 24). 2. Uklad wedlug zastrz. 1, znamienny tym, ze do ukladu spustowego (8) sa przylaczone prze- kladnik pradowy (1), opornik obciazenia (2), równolegle do tego opornika transformator (3), dioda (4), dioda ograniczajaca (5) oraz analiza¬ tor sieciowy. 3. Uklad wedlug zastrz. 2, znamienny tym, ze polaczone w ukladzie trójfazowym transfor¬ matory (3, 3' i 3") maja uzwojenia nawiniete przeciwsobnie lub tez ich obwody wtórne sa skrzyzowane. 4. Uklad wedlug zastrz. 2, znamienny tym, ze analizator sieciowy sklada sie z opornika (6) oraz opornika (9) o zmiennej opornosci. 5. Uklad wedlug zastrz. 1, znamienny tym, ze do ukladu spustowego Schmitta (8) przylaczony jest równolegle czlon logiczny „nie" (9) z czlo¬ nem RC (10) oraz poprzez kondensator (11) przerzutnik monostabilny (12). 6. Uklad wedlug zastrz. 5, znamienny tym, ze do przerzutnika monostabilnego (12) sa przyla¬ czone bezposrednio kondensator (13) oraz opor¬ nik (14) o zmiennej opornosci w miejscu po¬ równywania szerokosci impulsów w ukladzie. 7. Uklad wedlug zastrz. 5, znamienny tym, ze obie te galezie równolegle sa polaczone w czlonie logicznym „albo" (15). 8. Uklad wedlug zastrz. 1, znamienny tym, ze czlon logiczny „nie" (16) jest polaczony wraz z górnym przerzutnikiem bistabilnym (17), do którego jest przylaczony przycisk wylaczajacy (20), wzmacniacz (18) oraz sygnalizator optycz¬ ny (19). 9. Uklad wedlug zastrz. 8, znamienny tym, ze wyjscie czlonu logicznego „nie" (16) razem z wyjsciami ukladów obu pozostalych faz sa doprowadzone do ozlonu logicznego „albo" (21). 10. Uklad wedlug zastrz. 1, znamienny tym, ze czlon logiczny „albo" (21) jest polaczony z jed¬ nej strony z dzielnikiem czestotliwosci (22) oraz czlonem zliczajacym (23, 24), a z drugiej strony na wyjsciu tego czlonu jest przylaczany poprzez czlon RC (25) przeksztaltnik impulsów (26) wraz z czlonem róznicowym (27) zaopa¬ trzonym w przycisk wylaczajacy (28). 11. Uklad wedlug zastrz. 10, znamienny tym, ze czlon zliczajacy (23, 24) jest polaczony z jednej strony z opornikami porównawczymi (29) i z miernikiem wskaznikowym (30), a z drugiej strony z zespolem selekcyjnym (31). 12. Uklad wedlug zastrz. 1, znamienny tym, ze przerzutnik monostabilny (12) jest polaczony5308V równolegle z przerzutnikiem monostabilnym (33), do którego jest przylaczony bezposrednio w miejscu porównywania szerokosci impulsów kondensator (34) oraz opornik (35) ze zmienna opornoscia, przy czym na wyjsciu tego prze- rzutnika, jak równiez na wyjsciu równoleglej galezi jest przylaczony czlon logiczny „nie" (9) 8 wraz t czlonem RC (lty lOty oraz czlonem lo¬ gicznym „albo" (36) (fig. 3). 13. Uklad wedlug zastrz. 1, znamienny tym, ie do diody ograniczajacej (5) jest przylaczona dioda poziomów (37), opornik (38) ze zmienna opornoscia oraa opornik (39) (fig, 4). —^-G^ri 2' i' 2" f Fig.1KI. 21 c, 68/50 53080 MKP H 02 d 29 24 30- 6) HZZh 23- 27- 27- 26- r0! \/r\ 28^ 25' I o f~~l 25 ,—31 —22 -21 17 17' 17" Fig.2KI. 21 c,68/50 53080 MKP H 02 d Fig.3 2 5 37 38 I ^ ® 1 8 rrH- -39 T^ ¦*! Fig.4 Lub. Zakl. Graf. Zam. 271. 19.

1.67 r. 500 PL