PL48553B1 - - Google Patents
Download PDFInfo
- Publication number
- PL48553B1 PL48553B1 PL97276A PL9727661A PL48553B1 PL 48553 B1 PL48553 B1 PL 48553B1 PL 97276 A PL97276 A PL 97276A PL 9727661 A PL9727661 A PL 9727661A PL 48553 B1 PL48553 B1 PL 48553B1
- Authority
- PL
- Poland
- Prior art keywords
- point
- state
- counting
- capacitor
- transistor
- Prior art date
Links
Description
Opublikowano: 28.IX.1964 48553 KI. 21 a1, 36/22 UoiiS/iloo MKP -&-©6-^ / UKD Twórca wynalazku: Dietrich Francke.Wlasciciel patentu: Institut fiir Regelungstechnik, Berlin (Niemiecka Re¬ publika Demokratyczna).Uklad polaczen do liczenia jednobiegunowych impulsów prostokatnych Wynalazek dotyczy elektronowego ukladu pola¬ czen pracujacego na zasadzie kolejnych operacji, sluzacego do liczenia jedmdbiegunowych impulsów prostokatnych, które na przyklad pobierane byc moga z jednostanowego stopnia relaksacyjnego slu¬ zacego jako stopien ksztaltowania impulsów.Pomijajac liczniki dwójkowe, w znanych ukla-;<, dach liczacych problem skoordynowania w czasie powrotu do stanu poczatkowego i zadzialania sa¬ siednich stopni liczacych poprzez wspólny przewód sterujacy, rozwiazany jest przez rozdzielenie tego przewodu sterujacego na dwa przewody sterujace przylaczone do reduktora 2:1 pracujace na prze¬ mian z sasiednimi stopniami liczacymi. Uklad li¬ czacy wyposazony we wlaczony na wejsciu reduk¬ tor znajduje zastosowanie szczególnie jako parzysty pierscieniowy uklad liczacy, jest jednak nieekono¬ miczny jako uklad przesuwajacy, gdy odpada pro¬ blem opanowania sasiednich stanów „L." (robo¬ czych).Wynalazek dotyczy standardowej jednostki, która laczona w lancuchy, przy zastosowaniu tyl¬ ko jednego wspólnego przewodu sterujacego, daje sie zestawiac w dowolnie rozbudowane uklady li¬ czace, pierscieniowe uklady liczace lub uklady przesuwajace. Ten standardowy uklad liczacy skla¬ da sie ze zwyklego dwustanowego stopnia podsta¬ wowego oraz ze znanego przelaczajacego elementu logicznego. Logiczny element sklada sie ze sprze¬ gajacego czlona RC, który jest sterowany poprzez 10 15 20 25 2 diody dwoma potencjalami. Jeden z potencjalów, w przypadku odblokowania sterowania, musi od¬ powiadac stanowi „L" danego stopnia, co ze wzgle¬ du na koordynacje w czasie powtórnego wlacze¬ nia i powrotu do stanu poczatkowego sasiednich stopni liczacych oznacza przygotowanie. Drugi z potencjalów jest potencjalem liczonego impulsu prostokatnego. Zadanie elementu logicznego polega na tym, azeby rozkaz powrotu do stanu poczatko¬ wego, powodowany przez impuls sterujacy, odnosil sie jedynie do stopnia znajdujacego sie w stanie „L", natomiast nie mial wplywu na nastepne stop¬ nie wlaczone w stan „D" przez dzialanie tego im¬ pulsu. Pojemnosc dziala tu jako selektywne urza¬ dzenie magazynujace energie sterujaca przynalez¬ nego stopnia, az do odblokowania rozladowania.Na rysunku fig. 1 przedstawia uklad standardo¬ wej jednostki liczacej wraz z logicznym elemen¬ tem, a fig. 2 — wycinek schematu blokowego ukla¬ du liczacego.Wedlug fig. 1 dwustanowy stopien podstawowy sklada sie z dwóch warstwowych tranzystorów ger¬ manowych typu „p — n — p" Ti, T2 i oporników Ht _ r7. Element logiczny ukladu sklada sie z kon¬ densatora C, dolaczonego do wejscia jednego z tran¬ zystorów, na przyklad T2, który zostaje naladowany poprzez polaczenie swego drugiego bieguna w punk¬ cie 1 z oporem ladujacym R8 i diodami Dxi D2 za- 485533 48553 4 laczonymi koincydencyjnie. Diody te sa zabloko¬ wane ujemnym napieciem przylozonych do ich anod w punktach 4 i 5. iNa fig. 1 stopien relaksacyjny jest przedstawiony w polozeniu roboczym (stan „L"), w którym tran¬ zystor T2 przewodzi prad, a tranzystor Tx jest za¬ blokowany, a tym samym w punkcie 4 jest poten¬ cjal ujemny, tak ze stopien podstawowy przygoto¬ wuje ze swej strony ladowanie kondensatora C ele¬ mentu logicznego za pomoca diody Di. Aby kon¬ densator C mógl byc naladowany, dodatni potencjal w punkcie 5 diody D2 musi zostac zastapiony po¬ tencjalem ujemnym w przewodzie sterujacym SI, na skutek czego zablokowana zostaje dioda D2, a kondensator C moze zostac naladowany, gdyz po¬ tencjal w punkcie 1 staje sie równiez bardziej ujem¬ ny. Z chwila znikniecia impulsu sterujacego kon¬ densator C rozladowuje sie w zasadzie poprzez dio¬ de D2, przewód sterujacy SI, przewód zerowy 0, opornik R7 i obwód sterujacy 3 tranzystora T2. Na wejsciu tranzystora T2 powstaje przez ito chwilowy potencjal dodatni, który wystarcza do jego zablo¬ kowania, przez co element logiczny wprawia dwu¬ stanowy stopien relaksacyjny w stan „0". Na po¬ czatku procesu liczenia przez pierwszy czlon jed¬ nostki liczacej przedstawionej na fig. 2 znajduje sie w stanie „L", podczas gdy wszystkie inne stopnie znajduja sie w stanie „0". Tylna krawedz kazdego impulsu stertujacego przesuwa stan „L." na nastep¬ ny stopien liczacy, przy czym poprzedni stopien zo- 10 15 20 25 staje kazdorazowo przestawiony w stan „0". Wsku¬ tek powrotu danego stopnia w stan „0" punkt ko¬ lektorowy 4 podaje poprzez kondensator sprze¬ gajacy Ck i przewód sprzegajacy KI, dodatni impuls Wyjsciowy Al, na wejscie tranzystora Ti nastepnego stopnia, tak ze (ten przechodzi ze stanu poczatko¬ wego „0" w stan „L". Osiaga sie w ten sposób prze¬ suniecie operacji liczenia „L" z dwustanowego stop¬ nia Bn wedlug fig. 2 do nastepujacego po nim stop¬ nia Bn + 1. Zadany proces liczenia nastepuje jak wiadomo, przez to, ze kazdemu stopniowi liczace¬ mu przyporzadkowana jest, wedlug okreslonego ukladu, jedna .kolejna wartosc liczbowa. PL
Claims (1)
1. Zastrzezenie patentowe Uklad polaczen do liczenia jednobiegunowych im¬ pulsów prostokatnych, znamienny tym, ze zawiera zestawienie dwustanowego stopnia podstawowego z logicznym elementem przelaczajacym, utworzone¬ go z szeregowego polaczenia opornika (R%) i kon¬ densatora (C) w punkcie (1), który jest jednoczes¬ nie punktem przeciwsobnego polaczenia dwóch diod (Di i D2), których pozostale dwie elektrody sa. odpowiednio polaczone z kolektorem tranzystora (Ti) w punkcie (4) i z przewodem sterujacym (SI) w punkcie (5), a ponadto drugi koniec opornika jest polaczony z doprowadzeniem napiecia baterii,, a kondensator z wejsciem tranzystora (T2). ML KL SI KL KI Fig 2 ZG „Ruch" W-wa, izam. 892-64 [naklad 250 egz. PL
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL48553B1 true PL48553B1 (pl) | 1964-08-15 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4037089A (en) | Integrated programmable logic array | |
| US3363115A (en) | Integral counting circuit with storage capacitors in the conductive path of steering gate circuits | |
| Mouftah et al. | Design of ternary COS/MOS memory and sequential circuits | |
| JPS631779B2 (pl) | ||
| US4512029A (en) | Non-volatile decade counter using Johnson code or equivalent | |
| US3253158A (en) | Multistable circuits employing plurality of predetermined-threshold circuit means | |
| PL48553B1 (pl) | ||
| US3513329A (en) | N-nary counter | |
| US4297591A (en) | Electronic counter for electrical digital pulses | |
| US3192406A (en) | Semiconductor counting circuits using a diode matrix | |
| RU2093955C1 (ru) | Трехстабильный счетный триггер (варианты) | |
| US3448295A (en) | Four phase clock circuit | |
| US3054059A (en) | Pattern suppressed counter circuit | |
| GB2122785A (en) | Improvements in or relating to counter circuits | |
| US3209347A (en) | Gray code generator | |
| US3591853A (en) | Four phase logic counter | |
| US3304436A (en) | Semiconductor counting circuits | |
| US3371222A (en) | Bi-directional ring counter | |
| SU756640A1 (ru) | Многоразрядный счетчик импульсов 1 | |
| RU2222822C2 (ru) | Устройство для программного управления электроприводами, электронными ключами и сигнализацией | |
| GB1088193A (en) | Electronic counter | |
| US3706889A (en) | Multiple-phase logic circuits | |
| SU1647881A2 (ru) | Цифровой широтно-импульсный модул тор | |
| US3305738A (en) | Single bit reversible shift register responsive to sequenced (transfer and clear) pair of input pulses | |
| SU653747A2 (ru) | Двоичный счетчик |