PL43486B1 - - Google Patents
Download PDFInfo
- Publication number
- PL43486B1 PL43486B1 PL43486A PL4348659A PL43486B1 PL 43486 B1 PL43486 B1 PL 43486B1 PL 43486 A PL43486 A PL 43486A PL 4348659 A PL4348659 A PL 4348659A PL 43486 B1 PL43486 B1 PL 43486B1
- Authority
- PL
- Poland
- Prior art keywords
- transistor
- diode
- control
- gate
- operating conditions
- Prior art date
Links
Description
Opublikowano dnia 30 wrae&iia 1960 r.HQ3 k, flfa ISieLIClTEKA 4. iyFzadu Patentowego! POLSKIEJ RZECZYPOSPOLITEJ LUDOWEJ OPIS PATENTOWY Nr 43486 KI. 21 a4, 14/01 Stanislaiu Dobosz Warszawa, Polska Tranzystorowy uklad bramlcujqcy Patent trwa od dnia 15 pazdziernika 1959 r.Wynalazek umozliwia zrealizowanie w spo¬ sób prosty i schematowo dogodny elektrono¬ wego ukladu przelaczajacego, czyli tzw. bramki.Bramka jest to uklad, który wtracony w tor sygnalu ma za zadanie otwierac sie i prze¬ puszczac sygnal jedynie w czasie trwania tzw. impulsu kontrolnego-otwierajacego, doprowadzo¬ nego z zewnatrz, a zamykac sie i nie prze¬ puszczac sygnalu natychmiast po zaniknieciu tego impulsu. Im krótsze sa czasy przelacza¬ nia w momentach pojawiania sie lub zanikania impulsów kontrolnych tym bramka jest lep¬ sza. Uklady bramkujace sa podstawowymi ukla¬ dami techniki impulsowej. Stosowane sa miedzy innymi w telefonii impulsowej wielokrotnej, w elektronowych maszynach liczacych oraz w innych urzadzeniach pracujacych impul¬ sowo.Uklad wedlug fig. 1 umozliwia zrealizowanie bramki, pracujacej wyjatkowo stabilnie i nieza¬ wodnie i nadajacej sie do ukladów tranzystoro¬ wych.W urzadzeniach tranzystorowych nie stosuje sie bramek lampowych, stosowane zas bramki na diodach pólprzewodnikowych posiadaja ta¬ kie wady, jak trudnosc uzyskania dobrej li¬ niowosci, zmniejszenie sie skutecznosci bram¬ kowania przy wyzszych czestotliwosciach, ko¬ nieczny duzy, nie wahajacy sie poziom impul¬ sów kontrolnych — otwierajacych, czesto ko¬ nieczne dostarczenie impulsów kontrolnych do¬ datnich na poziomie odniesienia ujemnym lub odwrotnie, co jest klopotliwe.Uklad wedlug wynalazku nie ma zadnej z wymienionych wad. Zawiera wzmacniacz tranzystorowy w ukladzie wspólnego emitera, w którym dobrano optymalne dla stanu otwar¬ tej bramki warunki pracy, nastepnie polaczono emiter poprzez diode Dn i opornik Rn z mi¬ nusem ukladu, uzyskujac w ten sposób zmia¬ ne potencjalu punktu A i zatkanie tranzysto¬ ra, a wiec zamkniecie bramki. Przykladane do punktu B poprzez kondensator Cn impulsy kontrolne dodatnie odcinaja prad diody, copowoduje przywrócenie ustalonych uprzednio tranzystorowi warunków pracy i otwarcie bramki Dzieki opisanemu ukladowi mozna uzyskac duza liniowosc wzglednie obcinanie dolne, gór¬ ne lub obustronne sygnalu przenoszonego — w zaleznosci od dobranego punktu pracy tran¬ zystora, mozna pracowac przy znacznie wyz¬ szych czestotliwosciach, niz bramkami na dio¬ dach pólprzewodnikowych dzieki wyelimino¬ waniu diody z toru sygnalu, mozna otwierac bramke impulsami kontrolnymi o rzad mniej¬ szymi, niz wymagalyby uzywane bramki dio¬ dowe, przy czym wysokosc impulsów kontrol¬ nych nie jest krytyczna, poniewaz musza one byc tylko co najmniej takie, aby zatkac diode Dn i w tym ukladzie musza byc rzedu 1,5 V; jezeli zas przypadkowo bylyby wyzsze (nawet do 30 V) nie ma to zadnego wplywu na prace ukladu. Ta szeroka granica, w jakiej moga sie zawierac impulsy kontrolne zapewnia wyjat¬ kowo dobra stabilnosc.Istnieje mozliwosc latwego rozbudowania ukladu na bramke wiciowejsciowa (fig. 2) ma¬ jaca te same zalety, a otwierajaca sie przy równoczesnym zaistnieniu impulsów kontrol¬ nych na wszystkich wejsciach.Opisane uklady podane na fig. 1 i fig. 2 nadaja sie do wszystkich ukladów tranzysto¬ rowych, gdzie zachodzi koniecznosc bramko¬ wania, szczególnie zas do telefonii wielokrot¬ nej z podzialem czasowym. PL
Claims (1)
1. Zastrzezenie patentowe Tranzystorowy uklad bramkujacy z jednym lub wieloma wejsciami impulsów kontrolnych- otwierajacych, mogacy sluzyc jako liniowa lub nieliniowa bramka, jak równiez jako modula¬ tor w systemie modulacji wysokosci impulsów, zawierajacy wzmacniacz tranzystorowy w ukla¬ dzie wspólnego emitera o dobranych optymal¬ nych dla stanu otwartej bramki warunkach pracy, znamienny tym, ze emiter tranzystora jest dodatkowo polaczony poprzez diode (Dn) i opornik (Rn) z minusem ukladu, a plynacy ta droga prad zmieniajac potencjal punktu (A) utrzymuje tranzystor w stanie zatkanym, przy czym impuls kontrolny, przylozony po¬ przez kondensator (Cn) do wspólnego punjkfcu (B) diody (Dn) i opornika (Rn), odcina prad diody i przywraca wzmacniaczowi ustalone uprzednio warunki pracy niezalezne od wyso¬ kosci . impulsu kontrolnego. Stanislaw DoboszDo opisu patentowego nr 43486 wy/sae *y/sct« fy2 ii Jl JL Jl_ wejscie Cmp. kontrolnych• P.W.H. wzór jednoraz. zam. PL/Ke, Czst. zam. 1754 26. 5. 60. 100 egz. Al pism. ki. 3 (BIBLIOTEKA i jllrredu Patentowego PL
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL43486B1 true PL43486B1 (pl) | 1960-06-15 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0119616A3 (en) | Programmable delay circuit | |
| US3363113A (en) | Sample and hold circuit using an operational amplifier and a high impedance buffer connected by a switched diode capacitor circuit | |
| GB1177192A (en) | Waveform Analyzer | |
| DE50004336D1 (de) | Digitales gmsk-filter | |
| KR880008219A (ko) | 이동 수신용 신호 전송 통로장치 | |
| US3795823A (en) | Signal detection in noisy transmission path | |
| PL43486B1 (pl) | ||
| GB1230046A (pl) | ||
| GB1245958A (en) | Circuit for the limitation or modulation of the duration of pulses | |
| GB1056550A (en) | Electronics pulse generating systems | |
| GB1141350A (en) | Phase lock circuit | |
| US3317756A (en) | Signal integrating apparatus | |
| US5541549A (en) | Transfer gate circuit and dynamic divider circuit using the same | |
| GB1585936A (en) | Phase modulator circuit | |
| KR930022173A (ko) | 마이크로컴퓨터 | |
| GB819909A (en) | Improvements in or relating to coding apparatus | |
| GB1139628A (en) | Clocked delay type flip flop | |
| US2982869A (en) | Semiconductor trigger circuit | |
| US3553497A (en) | Bistable flip-flop circuit with improved control of clock threshold | |
| US3333116A (en) | Tunnel diode to transistor interface circuit for interconnecting high speed circuitry to relatively slower speed circuitry | |
| SU1046924A1 (ru) | Устройство дл задержки импульсов | |
| GB2302464A (en) | Timer for surveying and counting | |
| KR920001207A (ko) | 소위상차를 측정하는 방법 및 그 방법을 실행하기 위한 회로 | |
| US3354324A (en) | Tunnel diode logic circuit | |
| SU411656A1 (pl) |