PL411355A1 - Cyfrowy integrator z kompensacją błędu próbkowania - Google Patents
Cyfrowy integrator z kompensacją błędu próbkowaniaInfo
- Publication number
- PL411355A1 PL411355A1 PL411355A PL41135515A PL411355A1 PL 411355 A1 PL411355 A1 PL 411355A1 PL 411355 A PL411355 A PL 411355A PL 41135515 A PL41135515 A PL 41135515A PL 411355 A1 PL411355 A1 PL 411355A1
- Authority
- PL
- Poland
- Prior art keywords
- input
- output
- signal
- multiplier
- sampling error
- Prior art date
Links
- 238000005070 sampling Methods 0.000 title abstract 3
- 230000009977 dual effect Effects 0.000 abstract 2
- 238000007620 mathematical function Methods 0.000 abstract 1
Landscapes
- Complex Calculations (AREA)
Abstract
Cyfrowy integrator z kompensacją błędu próbkowania, przeznaczony do cyfrowego przetwarzania sygnałów w układach elektrycznych, układach scalonych, układach programowalnych i platformach komputerowych zawierający realizacje funkcji sumatora sygnałów, układu opóźniającego sygnał, mnożnika sygnałów, układu realizującego funkcje matematyczne oraz układy realizujące funkcje połączeń charakteryzuje się tym, że posiada 2 wejścia (WEJŚCIE 1 i WEJŚCIE 2), dwuwejściowy układ mnożący (19), dwuwejściowy układ sumujący (21), układ opóźniający (23), układ wyznaczający współczynnik hi, (26) i 1 wyjście (WYJŚCIE), które jest wyjściem (22) dwuwejściowego układu sumującego (21), którego jedno wejście jest wyjściem (24) z układu opóźniającego (23), którego to wejściem jest wyjście (22) dwuwejściowego układu sumującego (21), drugie wejście układu (21) jest wyjściem (20) z dwuwejściowego układu mnożącego (19), którego jedno wejście (18) jest wejściem (WEJŚCIE 1), na które podawany jest sygnał będący ciągiem liczbowym zawierającym informacje o wartościach sygnału i chwilach czasu odpowiadającym tym wartościom, a drugie wejście (25) jest wyjściem z układu wyznaczającego współczynnik hi (26), który to układ realizuje funkcję matematycznie opisaną przez równanie hi = oi- + 1, gdzie oi jest liczbową wartością podawana na wejście (WEJŚCIE 2), które jest wejściem układu (26), w postaci sygnału oi zawierającego liczbowe informacje o wartości błędu próbkowania i chwilach czasu odpowiadającym tym wartościom.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL411355A PL232360B1 (pl) | 2015-02-23 | 2015-02-23 | Cyfrowy integrator z kompensacją błędu próbkowania |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL411355A PL232360B1 (pl) | 2015-02-23 | 2015-02-23 | Cyfrowy integrator z kompensacją błędu próbkowania |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL411355A1 true PL411355A1 (pl) | 2016-08-29 |
| PL232360B1 PL232360B1 (pl) | 2019-06-28 |
Family
ID=56760127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL411355A PL232360B1 (pl) | 2015-02-23 | 2015-02-23 | Cyfrowy integrator z kompensacją błędu próbkowania |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL232360B1 (pl) |
-
2015
- 2015-02-23 PL PL411355A patent/PL232360B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL232360B1 (pl) | 2019-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2012068258A3 (en) | Digital apparatus for envelope tracking generation | |
| GB2522194A (en) | Multiply adder | |
| PT3583689T (pt) | Método e multiplicador de tensão para converter uma tensão de entrada, assim como circuito separador | |
| MX2017006736A (es) | Dispositivo de calculo electronico para efectuar aritmetica ofuscada. | |
| JP2018036632A5 (ja) | 半導体装置 | |
| PL411355A1 (pl) | Cyfrowy integrator z kompensacją błędu próbkowania | |
| US20170201236A1 (en) | Digital filter | |
| Toledo-Pérez et al. | IIR digital filter design implemented on FPGA for myoelectric signals | |
| PL411354A1 (pl) | Cyfrowy integrator rzeczywistego rzędu pochodno-całki | |
| Popa et al. | Best constant in Hyers-Ulam stability of some functional equations | |
| RU2356090C1 (ru) | Устройство логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц | |
| Mahajan et al. | Design and Simulation of 64 bit ALU | |
| MY202292A (en) | A circuit for determining an arctangent of an input operand and a method thereof | |
| WO2012028859A3 (en) | Method of making apparatus for computing multiple sum of products | |
| CN105446135B (zh) | 一种自适应校准采样直流偏置的fpga及智能控制装置 | |
| Arif et al. | Design and performance analysis of various adder and multiplier circuits using VHDL | |
| Leal-Ruperto | On the magnitude of the Gaussian integer solutions of the Legendre equation | |
| IN2015MU01158A (pl) | ||
| CN106685412B8 (zh) | 分频器、分频器系统及分频处理方法 | |
| Naik et al. | Implementation of IEEE 32 Bit Single Precision Floating Point Addition and Subtraction | |
| Khare et al. | VLSI Implementation of High-Speed MAC Unit Using Karatsuba Multiplication Technique | |
| Wen et al. | Implementation of RGB to HSV Color Space Conversion with Xilinx System Generator | |
| Sivakumar et al. | Design and Implementation of Compact Booth Multiplier for Low power, Low Area & High Speed Applications | |
| RU2434284C1 (ru) | Дискретно-аналоговое устройство | |
| WO2016168011A1 (en) | Extended use of logarithm and exponent instructions |