PL391663A1 - Sposób testowania dwustanowych torów wyjściowych zespołu zabezpieczeniowego i układ do testowania dwustanowych torów wyjściowych zespołu zabezpieczeniowego - Google Patents
Sposób testowania dwustanowych torów wyjściowych zespołu zabezpieczeniowego i układ do testowania dwustanowych torów wyjściowych zespołu zabezpieczeniowegoInfo
- Publication number
- PL391663A1 PL391663A1 PL391663A PL39166310A PL391663A1 PL 391663 A1 PL391663 A1 PL 391663A1 PL 391663 A PL391663 A PL 391663A PL 39166310 A PL39166310 A PL 39166310A PL 391663 A1 PL391663 A1 PL 391663A1
- Authority
- PL
- Poland
- Prior art keywords
- tested
- input
- circuit
- terminal
- switching element
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title abstract 6
- 238000000034 method Methods 0.000 title 1
- 238000010998 test method Methods 0.000 abstract 1
- 230000007704 transition Effects 0.000 abstract 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Sposób testowania polega na tym, że do wejścia pola rozdzielczego, do którego dołączone jest testowany tor, doprowadza się pomocniczy sygnał logiczny zgodny ze stanem testowanego dwustanowego toru wyjściowego w chwili rozpoczęcia testu, odłącza się testowany tor wyjściowy od pola rozdzielczego, załącza się napięcie testowe i dołącza testowany tor wyjściowy do wejścia kontrolnego w urządzeniu zabezpieczeniowym. Wysyła się polecenie zmiany stanu testowanego toru i dokonuje się pierwszego odczytu kontrolnego na wejściu kontrolnym urządzenia. Dokonuje się co najmniej jeszcze jednej zmiany stanu testowanego toru i co najmniej jednego kolejnego odczytu kontrolnego na wejściu kontrolnym urządzenia. Dokonuje się analizy zgodności stanów testowanego toru wyjściowego po kolejnych zmianach z odpowiadającymi im kolejnymi odczytami kontrolnymi, po czym na wyjściu testowanego toru ustawia się stan zgodny z pomocniczym sygnałem logicznym, łączy się testowany tor z polem rozdzielczym i odłącza się pomocniczy sygnał logiczny. Układ posiada zacisk przejściowy (Z1) połączony z zaciskiem (Z3) poprzez styk normalnie zwarty elementu przełączającego (EP1) oraz ze źródłem sygnału testowego (ZST) poprzez pierwszy styk normalnie otwarty elementu przełączającego (EP2). Zacisk (Z2) jest połączony z zaciskiem (Z4) poprzez drugi styk normalnie zwarty elementu przełączającego (EP1) oraz z wyjściem (WY) układu (UT) poprzez drugi styk normalnie otwarty elementu przełączającego (EP2). Zacisk (Z3) jest połączony z zaciskiem (Z4) poprzez styk normalnie otwarty elementu przełączającego (EP3), a wejście (WE1) układu (UT) jest połączone z jednym wejściem układu logicznego (UL) oraz z wejściami sterującymi elementów przełączających (EP1) i (EP2). Drugie wejście układu logicznego (UL) jest połączone z wejściem (WE2), a wyjście układu logicznego (UL) jest połączone z wejściem sterującym elementu przełączającego (EP3).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL391663A PL217769B1 (pl) | 2010-06-29 | 2010-06-29 | Sposób i układ do testowania dwustanowych torów wyjściowych zespołu zabezpieczeniowego |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL391663A PL217769B1 (pl) | 2010-06-29 | 2010-06-29 | Sposób i układ do testowania dwustanowych torów wyjściowych zespołu zabezpieczeniowego |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL391663A1 true PL391663A1 (pl) | 2012-01-02 |
| PL217769B1 PL217769B1 (pl) | 2014-08-29 |
Family
ID=45510060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL391663A PL217769B1 (pl) | 2010-06-29 | 2010-06-29 | Sposób i układ do testowania dwustanowych torów wyjściowych zespołu zabezpieczeniowego |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL217769B1 (pl) |
-
2010
- 2010-06-29 PL PL391663A patent/PL217769B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL217769B1 (pl) | 2014-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103018686B (zh) | 磁传感器装置 | |
| Vierhaus et al. | CMOS bridges and resistive transistor faults: IDDQ versus delay effects | |
| WO2007053240A3 (en) | Tandem handler system and method for reduced index time | |
| WO2008029348A3 (en) | Testable integrated circuit and ic test method | |
| WO2009105762A3 (en) | Methods and apparatus that selectively use or bypass a remote pin electronics block to test at least one device under test | |
| CN107290658A (zh) | 一种断路器防跳回路测试方法 | |
| KR20010113540A (ko) | 반도체 집적회로의 고장 시뮬레이션방법 및 고장 시뮬레이터 | |
| JP2011107132A5 (pl) | ||
| CN106526456A (zh) | 一种集成电路在线测试装置和测试方法 | |
| CN106067796B (zh) | 开关设备 | |
| ATE436029T1 (de) | Analog-ic mit testanordnung und testverfahren für ein solches ic | |
| CN104898464B (zh) | 一种绝缘测试的控制模块 | |
| Venkataramani et al. | Reducing test time of power constrained test by optimal selection of supply voltage | |
| PL391663A1 (pl) | Sposób testowania dwustanowych torów wyjściowych zespołu zabezpieczeniowego i układ do testowania dwustanowych torów wyjściowych zespołu zabezpieczeniowego | |
| CN203798961U (zh) | 一种基于故障波形回放的测试装置 | |
| US9720026B1 (en) | Radiation hardened chip level integrated recovery apparatus, methods, and integrated circuits | |
| CN202230386U (zh) | 一种面向电路系统自动控制的故障注入系统 | |
| CN104316869B (zh) | 一种真空主断路器的压力开关的动作气压检测方法及系统 | |
| CN103616843B (zh) | 挂表异常切换装置 | |
| PL391505A1 (pl) | Sposób testowania dwustanowych torów wejściowych zespołu zabezpieczeniowego i układ do testowania dwustanowych torów wejściowych zespołu zabezpieczeniowego | |
| CN203552005U (zh) | 挂表异常切换装置 | |
| CN105720959A (zh) | 一种测试继电保护测试仪触发延时的方法及系统 | |
| JP6242183B2 (ja) | 半導体集積回路及び該半導体集積回路の試験方法並びに該半導体集積回路におけるラッシュカレントの抑制方法 | |
| JP5487777B2 (ja) | 故障検出回路，故障検出方法および半導体集積回路 | |
| JP5898971B2 (ja) | 半導体試験装置、半導体試験方法及び半導体デバイス |