PL248473B1 - Układ kształtowania impulsów modulacji RFID - Google Patents

Układ kształtowania impulsów modulacji RFID

Info

Publication number
PL248473B1
PL248473B1 PL445772A PL44577223A PL248473B1 PL 248473 B1 PL248473 B1 PL 248473B1 PL 445772 A PL445772 A PL 445772A PL 44577223 A PL44577223 A PL 44577223A PL 248473 B1 PL248473 B1 PL 248473B1
Authority
PL
Poland
Prior art keywords
transistor
gate
resistor
drain
circuit
Prior art date
Application number
PL445772A
Other languages
English (en)
Other versions
PL445772A1 (pl
Inventor
Piotr Z. Wieczorek
Krzysztof Gołofit
Krzysztof Starecki
Original Assignee
Amorphic Tech Spolka Z Ograniczona Odpowiedzialnoscia
Politechnika Warszawska
Talkin Things Spolka Akcyjna
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amorphic Tech Spolka Z Ograniczona Odpowiedzialnoscia, Politechnika Warszawska, Talkin Things Spolka Akcyjna filed Critical Amorphic Tech Spolka Z Ograniczona Odpowiedzialnoscia
Priority to PL445772A priority Critical patent/PL248473B1/pl
Publication of PL445772A1 publication Critical patent/PL445772A1/pl
Priority to PCT/IB2024/057529 priority patent/WO2025032467A1/en
Publication of PL248473B1 publication Critical patent/PL248473B1/pl

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/355Monostable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

Układ kształtowania impulsów modulacji RFID posiada wejście (IN) dołączone do bramki pierwszego tranzystora (T5), który swoim źródłem dołączony jest do masy układu (gnd), a swoim drenem dołączony jest jednocześnie do źródła napięcia zasilającego układu (HRV) poprzez pierwszy rezystor układu (R5) oraz do masy układu poprzez drugi tranzystor układu (T6) oraz do bramki trzeciego tranzystora układu (T7) poprzez kondensator układu (Cec). Bramka trzeciego tranzystora (T7) jest również dołączona do źródła napięcia zasilającego (HRV) poprzez drugi rezystor (Rec), źródło trzeciego tranzystora (T7) dołączone jest do masy układu (gnd), a dren trzeciego tranzystora (T7) dołączony jest jednocześnie do źródła napięcia zasilającego (HRV) poprzez trzeci rezystor (R7) oraz do bramki czwartego tranzystora (T8). Czwarty tranzystor (T8) ma źródło dołączone do masy układu (gnd), a swoim drenem dołączony jest jednocześnie do źródła napięcia zasilającego układu (HRV) poprzez czwarty rezystor (R8) oraz do zacisku wyjściowego (OUT). Bramka czwartego tranzystora (T8) jest także dołączona do bramki drugiego tranzystora (T6), bramka trzeciego tranzystora (T7) jest także dołączona do zacisku napięcia referencyjnego (REF) poprzez diodę ograniczającą w postaci tranzystora (TI), który ma swoją bramkę dołączoną do swojego źródła czyli bramki trzeciego tranzystora (T7).

Description

Opis wynalazku
Przedmiotem wynalazku jest układ kształtowania impulsów modulacji RFID dla demodulatora RFID stosowany zwłaszcza w znacznikach NFC.
Znany jest z amerykańskiego wynalazku US3522454A układ kształtowania impulsów, zawierający (a) połączenie szeregowe rozciągające się od pierwszego zacisku zasilania przez elektrody prądowe pierwszego tranzystora MOS, następnie przez elektrody prądowe drugiego tranzystora MOS, a następnie przez obciążenie rezystancyjne do drugiego zacisku zasilania; (b) gałąź taktowania obejmująca obwód szeregowy pojemności i rezystancji i rozciągająca się od złącza między wspomnianym drugim tranzystorem MOS i wspomnianą rezystancją obciążenia do wspomnianego drugiego zacisku zasilania; (c) bramka wspomnianego pierwszego tranzystora MOS jest połączona ze złączem pomiędzy wspomnianą pojemnością a rezystancją wspomnianej gałęzi taktowania; (d) środki do dostarczania do bramki wspomnianego pierwszego tranzystora MOS zaciskania potencjału w stanie włączenia wspomnianego pierwszego tranzystora MOS, przy czym wspomniane środki są takie, aby ograniczać różnicę między wspomnianym zaciskanym potencjałem a potencjałem progowym we wspomnianej bramce do wartości małej w porównaniu z napięciem na wspomnianych pierwszych i drugich zaciskach zasilania; (e) środki wejściowe podłączone do bramki wspomnianego drugiego MOS, tranzystora; oraz (f) środki wyjściowe podłączone do złącza pomiędzy wspomnianym pierwszym i drugim tranzystorem MOS.
Znany jest z niemieckiego wynalazku DE2620187A1 monostabilny multiwibrator z kondensatorem, urządzeniem ładującym do ładowania kondensatora, urządzeniem wejściowym do sterowania urządzeniem ładującym w zależności od sygnału wejściowego oraz z urządzeniem wyjściowym do generowania impulsu wyjściowego, znamienny tym, że urządzenie ładujące ma pierwszy (52), drugi (50) i trzeci (70) tranzystor połowy, a pierwszy (52) i drugi (50) tranzystor połowy są w każdym przypadku połączone szeregowo ze swoją ścieżką źródło-dren i tworzą ścieżkę między dwoma zaciskami (46, 44) źródła energii, że w każdym przypadku elektroda bramki i elektroda drenowa pierwszych dwóch tranzystorów (52, 50) są ze sobą połączone, że elektroda bramkowa trzeciego tranzystora polowego (70) jest połączona do punktu (66) na wspomnianej ścieżce, aby pierwszy (52) i drugi (50) tranzystor polowy miał ścieżkę źródło-dren połączoną między pierwszym zaciskiem (46) źródła energii i pierwszym zaciskiem (92) kondensatora (25), przy czym wymieniony układ wejściowy jest podłączony do drugiego zacisku (90) kondensatora (25), a metoda polega na tym, że środki wyjściowe (28) są podłączone do pierwszego zacisku (92) kondensatora (25) i że obwód jest tak skonstruowany, że podczas działania, w odpowiedzi na sygnał wejściowy przyłożony do wspomnianych środków wejściowych (16), w układzie wyjściowym (28) generowany jest impuls wyjściowy i że ścieżka źródło-dren trzeciego tranzystora (70) dostarcza zasadniczo stały prąd, przez co rozpoczyna się ładowanie kondensatora (25) i że impuls wyjściowy kończy się, gdy napięcie na kondensatorze (25) osiągnie z góry określoną wartość.
Znane są w stanie techniki, w szczególności w inżynierii dotyczącej elektroniki, systemy (zdalnej) identyfikacji radiowej RFID (od ang. radio-frequency identification), a w szczególności komunikacja bliskiego zasięgu NFC (od ang. near-field communication). Znane są w stanie techniki tranzystory polowe (FET - od ang. field-effect transistor) z izolowaną bramką, tranzystory cienkowarstwowe (TFT - od ang. thin-film transistor), jak również tranzystory oparte na indowo-galowym tlenku cynku (IGZO lub InGaZnO - od ang.: indium (In), gallium (Ga), zinc (Zn), oxygen (O)). Wiadome też jest, że oznaczenie drenu i źródła tych tranzystorów jest umowne, gdyż ze względu na symetryczną budowę tranzystora zamiana tych oznaczeń nie zmienia funkcjonalności tranzystora czy układu, w którym się on znajduje - nazewnictwo to ma jednak charakter porządkujący.
Celem wynalazku jest stworzenie układu kształtowania impulsów dla demodulatora zgodnego ze standardem NFC do potrzeb układów cyfrowych dołączonych do wyjść układów kształtowania impulsów, który rozwiąże problem implementacyjny w technologii elastycznych układów scalonych, przy stosunkowo małym zapotrzebowaniu na moc, małej powierzchni układu oraz małej wrażliwości na zakłócenia napięcia zasilania.
Istota wynalazku polega na tym, że w układzie posiadającym wejście dołączone do bramki pierwszego tranzystora, który swoim drenem dołączony jest do źródła napięcia zasilającego układu przez pierwszy rezystor, a do drenu dołączony ma kondensator, zgodnie z wynalazkiem, źródło pierwszego tranzystora dołączone jest do masy układu, dren pierwszego tranzystora jest dołączony do masy układu poprzez drugi tranzystor, a przez kondensator dołączony do drenu pierwszy tranzystor dołączony jest do bramki trzeciego tranzystora. Bramka trzeciego tranzystora jest również dołączona do źródła napięcia zasilającego przez drugi rezystor układu, źródło trzeciego tranzystora dołączone jest do masy układu, a dren trzeciego tranzystora dołączony jest jednocześnie do źródła napięcia zasilającego przez trzeci rezystor oraz do bramki czwartego tranzystora układu. Czwarty tranzystor ma źródło dołączone do masy układu, a swoim drenem dołączony jest jednocześnie do źródła napięcia zasilającego układu przez czwarty rezystor oraz do zacisku wyjściowego układu. Bramka czwartego tranzystora jest także dołączona do bramki drugiego tranzystora układu, bramka trzeciego tranzystora jest także dołączona do zacisku napięcia referencyjnego przez diodę ograniczającą w postaci tranzystora, który ma swoją bramkę dołączoną do swojego źródła czyli bramki trzeciego tranzystora układu.
Efektem technicznym takiego rozwiązania jest możliwość dostosowania parametrów sygnału wyjściowego do potrzeb układów cyfrowych dołączonych do wyjść układów kształtowania impulsów. W układzie tym pierwszy tranzystor i rezystor tworzą układ wzmacniająco-odwracający, podobnie jak trzeci tranzystor i rezystor oraz czwarty tranzystor i rezystor. Natomiast, kondensator i drugi rezystor stanowią wraz z napięciem referencyjnym i diodą ograniczającą układ regulacji szerokości impulsów.
Korzystnie, pierwszy rezystor jest dołączony do źródła napięcia zasilającego układu przez diodę w postaci tranzystora, którego bramka dołączona jest do źródła napięcia zasilającego układu, a węzeł łączący pierwszy rezystor z tą diodą dołączony jest także do masy układu przez kondensator filtrujący. Dzięki temu poziomy napięcia drenów tranzystorów są odporne na fluktuacje napięcia zasilania na zacisku.
Korzystnie, bramka trzeciego tranzystora dołączona jest do masy układu przez diodę albo kaskadę diod. Dzięki temu proces przeładowania pojemności dołączonej do diod rozpoczyna się zawsze od tego samego poziomu napięcia, przyczyniając się zmniejszenia fluktuacji szerokości generowanych impulsów.
Korzystnie, dren czwartego tranzystora dołączony jest do zacisku wyjściowego przez bufor zawierający dwa dodatkowe tranzystory układu, piąty i szósty, oraz piąty rezystor układu. Dren czwartego tranzystora dołączony jest do bramki szóstego tranzystora układu, który ma źródło dołączone do masy układu, a drenem dołączony jest jednocześnie do wyjścia i do źródła napięcia zasilającego układu przez równolegle połączony piąty rezystor i piąty tranzystor układu, którego bramka dołączona jest do bramki czwartego tranzystora układu. Dzięki temu, że ostatnie dwa tranzystory włączone są między napięcie zasilania i masę oraz, że ich działanie jest przeciwsobne, uzyskuje się dużą szybkość narastania zboczy impulsów wyjściowych.
Korzystnie, napięcie zasilania układu jest napięciem pochodzącym z harwestowania sygnału radiowego. Napięcie pochodzące z harwestowania sygnału radiowego zwykle jest napięciem dalekim do idealnego napięcia zasilania, gdyż jest zniekształcone sygnałem o częstotliwości fali nośnej, a jego zasadnicza amplituda może się zmieniać w zależności od odległości anteny od źródła, odbieranej modulacji oraz przeprowadzanej modulacji. W związku z tym układ musi być odporny na tego typu zakłócenia i zaburzenia.
Korzystnie, wszystkie tranzystory w układzie są tranzystorami FET typu „n”. Zastosowanie jednego typu tranzystorów polowych FET z izolowaną bramką upraszcza proces technologiczny realizacji układu.
Korzystnie, wszystkie tranzystory w układzie są tranzystorami typu TFT. Zastosowanie tranzystorów cienkowarstwowych TFT pozwala na wykonanie taniego i/lub giętkiego układu scalonego.
Korzystnie, kanały tranzystorów wykonane są z amorficznego materiału półprzewodnikowego. Zastosowanie amorficznego materiału półprzewodnikowego zapewnia niski koszt wytwarzania tranzystorów (w relatywnie niskich temperaturach).
Korzystnie, tranzystory zawierają indowo-galowy tlenek cynku. Zastosowanie indowo-galowego tlenku cynku (IGZO) zapewnia relatywnie wysoki parametr mobilności nośników.
Korzystnie, pojemność kondensatora mieści się w zakresie od 200 do 800 femtofaradów, a wartość drugiego rezystora mieści się w zakresie od 5 do 20 megaomów. Dzięki temu długość impulsów podukładów zależy wyłącznie od stałej czasowej wynikającej z wartości pojemności i rezystancji, a tym samym impulsy wyjściu są odporne na zmiany siły pola radiowego.
Korzystnie, kaskada diod składa się dokładnie z dwóch diod połączonych szeregowo zrealizowanych przy użyciu dwóch tranzystorów, które posiadają swoje bramki dołączone do własnych źródeł. Dzięki temu napięcie początkowe na zacisku kondensatora, dołączonego do kaskady diod, połączone z bramką trzeciego tranzystora układu, w momencie inicjalizacji układu kształtowania jest przesunięte w dół o około trzykrotną wartość napięcia progowego bramki trzeciego tranzystora układu. Ma to bezpośredni wpływ na szerokość generowanych przez układ impulsów.
Przykład wykonania został uwidoczniony na rysunku, na którym fig. 1 przedstawia schemat ideowy układu kształtowania impulsów.
Układ kształtowania impulsów w przykładzie wykonania przedstawionym na fig. 1 zawiera sześć tranzystorów T5, T6, T7, T8, T9 i T10, cztery diody wykonane przy użyciu tranzystorów Td1, Td2, Td3 i Tl, pięć rezystorów R5, Rec, R7, R8 i R10, dwa kondensatory Cb i Cec, zacisk wejściowy IN, zacisk wyjściowy OUT, zacisk napięcia zasilania HRV, zacisk napięcia odniesienia REF oraz masę gnd.
Wejście IN dołączone jest do bramki pierwszego tranzystora T5, który swoim źródłem dołączony jest do masy układu gnd. Dren pierwszego tranzystora T5 dołączony jest do źródła napięcia zasilającego układu HRV przez pierwszy rezystor R5 a następnie przez diodę w postaci tranzystora Td1, którego bramka dołączona jest do źródła napięcia zasilającego układu. Dren pierwszego tranzystora T5 dołączony jest także do masy układu gnd przez drugi tranzystor T6 oraz do bramki trzeciego tranzystora T7 przez kondensator Cec. Węzeł łączący pierwszy rezystor R5 z diodą w postaci tranzystora Td1 dołączony jest także do masy układu gnd przez kondensator filtrujący Cb.
Bramka trzeciego tranzystora T7 jest również dołączona do źródła napięcia zasilającego HRV przez drugi rezystor Rec. Źródło trzeciego tranzystora T7 dołączone jest do masy układu gnd, a dren trzeciego tranzystora T7 dołączony jest jednocześnie do źródła napięcia zasilającego HRV przez trzeci rezystor R7 oraz do bramki czwartego tranzystora T8. Źródło czwartego tranzystora T8 dołączone jest do masy układu gnd, a dren dołączony jest jednocześnie do źródła napięcia zasilającego układu HRV przez czwarty rezystor R8 oraz do zacisku wyjściowego OUT. Ponadto bramka czwartego tranzystora T8 jest także dołączona do bramki drugiego tranzystora T6. Bramka trzeciego tranzystora T7 jest także dołączona do zacisku napięcia referencyjnego REF przez diodę ograniczającą w postaci tranzystora Tl, który ma swoją bramkę dołączoną do swojego źródła czyli bramki trzeciego tranzystora T7. Bramka trzeciego tranzystora T7 dołączona jest do masy układu gnd przez kaskadę diod w postaci tranzystorów Td2 i Td3, które posiadają zwarte bramki z własnymi źródłami.
Dren czwartego tranzystora T8 dołączony jest do zacisku wyjściowego OUT przez bufor zawierający tranzystor piąty T9 i szósty T10 oraz piąty rezystor R10. Dren czwartego tranzystora T8 dołączony jest do bramki szóstego tranzystora T10. Źródło szóstego tranzystora T10 dołączone jest do masy układu gnd. Dren szóstego tranzystora T10 dołączony jest jednocześnie do wyjścia OUT i do źródła napięcia zasilającego układu HRV przez równolegle połączony piąty rezystor R10 z piątym tranzystorem T9. Bramka piątego tranzystora T9 dołączona jest do bramki czwartego tranzystora T8.
W celu generowania zarówno sygnałów END, jak i STR, zastosowano podukład kształtowania impulsów, który wykazuje nieznaczne podobieństwo do zmodyfikowanego układu monostabilnego Ecclesa-Jordana. Układy kształtowania impulsów SH1 i SH2 są wyzwalane przez dodatnie impulsy na bramce tranzystora T5. Rezystor drenu tranzystora T5 i pierwszy stopień układu (tj. tranzystor T6) są zasilane z kondensatora filtrującego Cb i tranzystora Td1 (działającego jak dioda). W ten sposób poziomy napięcia drenu na T5 i T6 są odporne na fluktuacje napięcia zasilania na zacisku HRV. Dzięki temu długość impulsów podukładów zależy wyłącznie od stałej czasowej wynikającej z wartości Cec i Rec, a tym samym impulsy na END i STR są odporne na zmiany natężenia pola elektromagnetycznego. Aby zapewnić stabilne warunki ładowania Cec, maksymalne napięcia bramek na drugim stopniu układu (tj. tranzystorze T7) są ograniczone przez sumę wewnętrznego napięcia odniesienia układu znacznika REF (wynoszące 1,1 V) i napięcia progowego tranzystora Tl (pełniącego rolę diody ograniczającej napięcie Cec). W celu utrzymania dużej szybkości narastania impulsów STR i END, drugi stopień układów jest buforowany przez inwerter RTL (ang. resistor-transistor logic) wykorzystujący tranzystor T8 i rezystor R8 oraz przeciwsobne działanie tranzystorów T9 i T10.
Wynalazek pozwala na kształtowanie impulsów z demodulatora fali nośnej sygnału RF, w szczególności w znacznikach RFID NFC, zapewniając możliwość odbioru komunikacji od nadajnika i współpracy z układami cyfrowymi znacznika. Przemysłowe zastosowanie wynalazku znajduje się w przemyśle i rynku produktów wymagających indywidualnych oznakowań elektronicznych.

Claims (11)

1. Układ kształtowania impulsów modulacji RFID posiadający wejście (IN) dołączone do bramki pierwszego tranzystora (T5), który swoim drenem dołączony jest do źródła napięcia zasilającego układu (HRV) poprzez pierwszy rezystor (R5), a do drenu dołączony ma kondensator (Cec) znamienny tym, że źródło pierwszego tranzystora (T5) dołączone jest do masy układu (gnd), dren pierwszego tranzystora (T5) jest dołączony do masy układu (gnd) poprzez drugi tranzystor (T6), a poprzez kondensator (Cec) dołączony do drenu pierwszy tranzystor (T5) dołączony jest do bramki trzeciego tranzystora (T7), przy czym bramka trzeciego tranzystora (T7) jest również dołączona do źródła napięcia zasilającego (HRV) poprzez drugi rezystor (Rec), źródło trzeciego tranzystora (T7) dołączone jest do masy układu (gnd), a dren trzeciego tranzystora (T7) dołączony jest jednocześnie do źródła napięcia zasilającego (HRV) poprzez trzeci rezystor (R7) oraz do bramki czwartego tranzystora (T8), który ma źródło dołączone do masy układu (gnd), a swoim drenem dołączony jest jednocześnie do źródła napięcia zasilającego układu (HRV) poprzez czwarty rezystor (R8) oraz do zacisku wyjściowego (OUT), ponadto bramka czwartego tranzystora (T8) jest także dołączona do bramki drugiego tranzystora (T6), bramka trzeciego tranzystora (T7) jest także dołączona do zacisku napięcia referencyjnego (REF) poprzez diodę ograniczającą w postaci tranzystora (Tl), który ma swoją bramkę dołączoną do swojego źródła czyli bramki trzeciego tranzystora (T7).
2. Układ kształtowania impulsów modulacji RFID wg zastrz. 1, znamienny tym, że pierwszy rezystor (R5) jest dołączony do źródła napięcia zasilającego układu (HRV) poprzez diodę w postaci tranzystora (Td1), którego bramka dołączona jest do źródła napięcia zasilającego układu (HRV), a węzeł łączący pierwszy rezystor (R5) z tą diodą dołączony jest także do masy układu (gnd) poprzez kondensator filtrujący (Cb).
3. Układ kształtowania impulsów modulacji RFID wg zastrz. 1 albo 2, znamienny tym, że bramka trzeciego tranzystora (T7) dołączona jest do masy układu (gnd) poprzez diodę albo kaskadę diod (Td2, Td3).
4. Układ kształtowania impulsów modulacji RFID wg zastrz. 1 albo 2 albo 3, znamienny tym, że dren czwartego tranzystora (T8) dołączony jest do zacisku wyjściowego (OUT) poprzez bufor zawierający dwa dodatkowe tranzystory układu, piąty (T9) i szósty (T10), oraz piąty rezystor (R10), przy czym dren czwartego tranzystora (T8) dołączony jest do bramki szóstego tranzystora (T10), który ma źródło dołączone do masy układu (gnd), a drenem dołączony jest jednocześnie do wyjścia (OUR) i do źródła napięcia zasilającego układu (HRV) poprzez równolegle połączony piąty rezystor (R10) i piąty tranzystor (T9), którego bramka dołączona jest do bramki czwartego tranzystora (T8).
5. Układ kształtowania impulsów modulacji RFID wg dowolnego z zastrz. od 1 do 4, znamienny tym, że napięcie zasilania układu jest napięciem pochodzącym z harwestowania sygnału radiowego.
6. Układ kształtowania impulsów modulacji RFID wg dowolnego z zastrz. od 1 do 5, znamienny tym, że wszystkie tranzystory w układzie są tranzystorami FET typu „n”.
7. Układ kształtowania impulsów modulacji RFID wg dowolnego z zastrz. od 1 do 6, znamienny tym, że wszystkie tranzystory w układzie są tranzystorami typu TFT.
8. Układ kształtowania impulsów modulacji RFID wg dowolnego z zastrz. od 1 do 7, znamienny tym, że kanały tranzystorów wykonane są z amorficznego materiału półprzewodnikowego.
9. Układ kształtowania impulsów modulacji RFID wg dowolnego z zastrz. od 1 do 8, znamienny tym, że tranzystory zawierają indowo-galowy tlenek cynku.
10. Układ kształtowania impulsów modulacji RFID wg dowolnego z zastrz. od 1 do 9, znamienny tym, że pojemność kondensatora (Cec) mieści się w zakresie od 200 do 800 femtofaradów, a wartość drugiego rezystora (Rec) mieści się w zakresie od 5 do 20 megaomów.
11. Układ kształtowania impulsów modulacji RFID wg dowolnego z zastrz. od 3 do 10, znamienny tym, że kaskada diod składa się dokładnie z dwóch diod połączonych szeregowo zrealizowanych przy użyciu dwóch tranzystorów (Td2, Td3), które posiadają swoje bramki dołączone do własnych źródeł.
PL445772A 2023-08-05 2023-08-05 Układ kształtowania impulsów modulacji RFID PL248473B1 (pl)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PL445772A PL248473B1 (pl) 2023-08-05 2023-08-05 Układ kształtowania impulsów modulacji RFID
PCT/IB2024/057529 WO2025032467A1 (en) 2023-08-05 2024-08-03 Rfid demodulator and rfid modulation pulse shaping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL445772A PL248473B1 (pl) 2023-08-05 2023-08-05 Układ kształtowania impulsów modulacji RFID

Publications (2)

Publication Number Publication Date
PL445772A1 PL445772A1 (pl) 2024-01-15
PL248473B1 true PL248473B1 (pl) 2025-12-15

Family

ID=89543756

Family Applications (1)

Application Number Title Priority Date Filing Date
PL445772A PL248473B1 (pl) 2023-08-05 2023-08-05 Układ kształtowania impulsów modulacji RFID

Country Status (1)

Country Link
PL (1) PL248473B1 (pl)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL447371A1 (pl) * 2023-12-29 2025-02-03 Talkin Things Spółka Akcyjna Układ inicjalizacji bloków cyfrowych RFID

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3522454A (en) * 1968-07-08 1970-08-04 Northern Electric Co Pulse control circuit
US3996482A (en) * 1975-05-09 1976-12-07 Ncr Corporation One shot multivibrator circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3522454A (en) * 1968-07-08 1970-08-04 Northern Electric Co Pulse control circuit
US3996482A (en) * 1975-05-09 1976-12-07 Ncr Corporation One shot multivibrator circuit

Also Published As

Publication number Publication date
PL445772A1 (pl) 2024-01-15

Similar Documents

Publication Publication Date Title
US11658654B2 (en) DC-coupled high-voltage level shifter
US10348293B2 (en) Timing controller for dead-time control
US9966944B2 (en) Gate driver circuit for a half bridge or full bridge output driver stage and corresponding method for driving a half bridge or full bridge output driver stage
EP0467273B1 (en) Master-slave type flip-flop circuit
US9780838B2 (en) Receiver circuit
CN108631769B (zh) 宽电压范围输入接口
US10284195B2 (en) Low static current semiconductor device
US20140055191A1 (en) Low power rf switch
PL248473B1 (pl) Układ kształtowania impulsów modulacji RFID
KR102363644B1 (ko) 반도체 스위칭 디바이스를 구동하는 디바이스 및 방법
CN113422602B (zh) 电平移位电路及电子设备
US12294374B2 (en) Pulse width distortion correction
EP4560527A1 (en) Radio frequency voltage limiter for an rfid transponder
PL248472B1 (pl) Demodulator RFID
PL248471B1 (pl) Demodulator RFID
US20200091917A1 (en) Oscillator circuit and associated oscillator device
US10812059B2 (en) Comparator
KR102714439B1 (ko) 펄스 폭 제어 장치 및 방법
CN113972624A (zh) 磁调制振荡电路及其驱动方法
WO2025032467A1 (en) Rfid demodulator and rfid modulation pulse shaping circuit
PL248468B1 (pl) Dzielnik częstotliwości nośnej RFID
CN101038617B (zh) 用于非接触式ic卡和射频识别标签芯片的时钟恢复电路
CN106169092B (zh) 一种rfid标签芯片中的射频调制电路
CN223274091U (zh) 一种具有谐波补偿功能的射频开关电路及相应的电子设备
EP2282406B1 (en) Receiver for signal communications with disturbances rejection