PL248178B1 - Rdzeń cyfrowy znacznika RFID - Google Patents

Abstract

Rdzeń cyfrowy znacznika RFID (DIG) zawiera dzielnik częstotliwości nośnej (FD16), którego wyjście dołączone jest do interpretera demodulacji (DI), układu przygotowania i formowania odpowiedzi (RPS) oraz dzielnika częstotliwości podnośnej (FD64), którego wyjście dołączone jest do interpretera demodulacji (DI) oraz układu przygotowania i formowania odpowiedzi (RPS), którego wyjście dołączone do wyjścia modulacji (o-Mod) rdzenia cyfrowego znacznika RFID (DIG), którego wejście demodulacji (i-Dmd) dołączone jest do wejścia sygnału zdemodulowanego interpretera demodulacji (DI), którego przynajmniej jedno wyjście dołączone jest do układu przygotowania i formowania odpowiedzi (RPS). Rdzeń cyfrowy znacznika RFID (DIG) zawiera układ obsługi protokołu (ProtH) oraz posiada wejście podtrzymania (i-VH) i wejście inicjalizacji (i-Int). Wejście podtrzymania (i-VH) dołączone jest do wejścia podtrzymania interpretera demodulacji (DI), wejście inicjalizacji (i-Int) dołączone jest do wejść inicjalizacji interpretera demodulacji (DI), układu przygotowania i formowania odpowiedzi (RPS) oraz układu obsługi protokołu (ProtH). Dwa kolejne wejścia układu obsługi protokołu (ProtH) dołączone są do dzielnika częstotliwości podnośnej (FD64) oraz interpretera demodulacji (DI), a wyjście układu obsługi protokołu (ProtH) dołączone jest do układu przygotowania i formowania odpowiedzi (RPS).

Description

Opis wynalazku

Przedmiotem wynalazku jest rdzeń cyfrowy znacznika RFID stosowany zwłaszcza w elastycznych układach scalonych do komunikacji bliskiego zasięgu NFC.

Znany jest z publikacji pt. „A Thin Elastic NFC Forum Type 1 Compatible RFID Tag” w czasopiśmie IEEE Journal of Solid-State Circuits (Early Access), DOI:10.1109/JSSC.2023.3300256, znacznik RFID NFC, którego architektura została podzielona na część analogową oraz część cyfrową. Na część analogową składają się układy: harwester z modulatorem, dzielnik częstotliwości, demodulator AM, układ napięcia odniesienia oraz detektor symboli. Na część cyfrową składają się układy: dekoder symboli, rdzeń NFC oraz układ odpowiedzi NFC. W znaczniku tym antena dołączona jest do harwestera z modulatorem, dzielnika częstotliwości oraz demodulatora AM. Napięcie zasilania z harwestera z modulatorem dołączone jest do każdego układu analogowego i cyfrowego znacznika. Wyjście dzielnika częstotliwości dołączone jest do dekodera symboli, rdzenia NFC, układu odpowiedzi NFC oraz detektora symboli. Wyjście układu napięcia odniesienia dołączone jest do demodulatora AM oraz detektora symboli. Wyjście demodulatora AM dołączone jest do detektora symboli oraz dzielnika częstotliwości. Dwa kolejne wyjścia demodulatora AM dołączone są do detektora symboli. Wyjście detektora symboli dołączone jest do dekodera symboli. Wyjścia dekodera symboli dołączone są do rdzenia NFC. Wyjścia rdzenia NFC dołączone są układu odpowiedzi NFC. Przynajmniej jedno wyjście układu odpowiedzi NFC dołączone jest do dzielnika częstotliwości, a wyjście modulacji układu odpowiedzi NFC dołączone jest do harwestera z modulatorem. Detektor symboli składa się z licznika impulsów zbudowanego z kaskadowego połączenia czterech przerzutników, synchronizatora zbudowanego z dwóch przerzutników oraz układu opóźniającego zbudowanego z pięciu inwerterów. Układ odpowiedzi NFC zawiera 73-bitowy rejestr przesuwny zbudowany z przerzutników. Cyfrowa część znacznika wykorzystuje dwa sygnały zegarowe o częstotliwościach wynikających z podzielenia częstotliwości sygnału antenowego przez 16 oraz przez 64.

Znana jest z amerykańskiego opisu patentowego US2002167405A1 architektura identyfikatora częstotliwości radiowych, w której znaczniki RFID odsłuchiwane są przez czytnik, który może znajdować się w sieci czytników. Czytnik przesyła symbole do znaczników. Znaczniki odpowiadają na zapytania symbolami, z których każdy reprezentuje jeden lub więcej bitów danych. Znacznik RFID składa się z podkładki antenowej, odbiornika, maszyny stanu i modulatora. Odbiornik jest połączony z podkładką antenową. Odbiornik odbiera symbol z podkładki antenowej i wysyła odebrany sygnał. Automat stanu jest skonfigurowany do określania symbolu odpowiedzi na podstawie odebranego sygnału i stanu roboczego znacznika. Modulator jest sprzężony z podkładką antenową. Modulator jest skonfigurowany do modulowania odebranego symbolu za pomocą rozproszenia wstecznego za pomocą symbolu odpowiedzi. Modulator jest skonfigurowany do wysyłania symbolu zmodulowanego rozproszeniem wstecznym do podkładki anteny.

W szczególności znane jest z tego wynalazku rozwiązanie rdzenia cyfrowego znacznika RFID zawierające dwa dzielniki częstotliwości dołączone do oscylatora, licznik dołączony do jednego dzielnika częstotliwości i maszyny stanów, do której dołączona jest część interfejsu zawierająca prostownik, pompę ładunkową oraz modulator.

Znane są z opisu patentowego międzynarodowego wynalazku WO2008013418A1 urządzenie i metoda zintegrowanego czytnika i znacznika, w których przedstawiono urządzenie RFID zintegrowane z czytnikiem i znacznikiem oraz sposób jego kontrolowania. Urządzenie zawiera moduł znacznika do komunikacji z czytnikiem zewnętrznym i przesyłania sygnału odpowiedzi oraz danych odpowiadających sygnałowi przesyłanemu z czytnika zewnętrznego do czytnika zewnętrznego, moduł czytnika do wybierania kanału pomiędzy innym czytnikiem a zintegrowanym czytnikiem, urządzenie RFID o różnym czasie opóźnienia i komunikujące się z zewnętrznym znacznikiem za pomocą losowej wartości w celu zminimalizowania kolizji; oraz sterownik do selektywnej aktywacji jednej jednostki znacznika i jednostki czytnika, jeżeli jest to konieczne.

W szczególności znane jest z tego wynalazku rozwiązanie funkcjonalnie tożsame z układem przygotowania i formowania odpowiedzi RFID, zawierające pamięć znacznika dołączoną do kontrolera znacznika, do którego dołączony jest generator wiadomości, dołączony do kalkulatora sumy kontrolnej, dołączony do układu kodowania, dołączony do modulatora cyfrowego. Ponadto do generatora wiadomości dołączony kontroler znacznika dołączony także do maszyny stanów antykolizji, do których dołączony jest bufor wiadomości, do których przez układ obliczania i potwierdzania sumy kontrolnej dołączony jest dekoder i demodulator cyfrowy.

Znany jest z opisu patentowego japońskiego wynalazku JP2006157593A system komunikacji RFID i urządzenie komunikacji bezprzewodowej zawierające jednostkę interpretera. Wynalazek zawiera urządzenie komunikacji bezprzewodowej, które jest podłączone do urządzenia głównego w celu wysyłania informacji o instrukcjach zapisu RFID w systemie komunikacji RFID. Wiele mechanizmów antenowych do nadawania/odbioru sygnałów nadawczych do zapisu RFID i sygnałów odebranych z RFID jest dostarczonych do urządzenia komunikacji bezprzewodowej dla każdej specyfikacji komunikacyjnej RFID. Urządzenie do komunikacji bezprzewodowej jest wyposażone w mechanizm sterujący posiadający środki do przetwarzania sygnału, które generują sygnał nadawczy i analizuje odebrany sygnał na podstawie specyfikacji komunikacyjnych zawartych w instrukcji, oraz środki przełączające antenę do wyboru mechanizmu antenowego do przesyłania sygnału nadawczego i mechanizmu antenowego do odbioru odbieranego sygnału.

W szczególności znane jest z tego wynalazku rozwiązanie, w którym sterownik koduje polecenie instrukcji jako informację o instrukcji z komputera głównego przy użyciu kodera przez interpreter poleceń i przekazuje je do sterownika znacznika. Gdy instrukcja zapisuje dane, wartość do zapisania jest tymczasowo przechowywana w pamięci. Sterownik znacznika konwertuje instrukcję z komputera głównego na formę fali radiowej i przekazuje ją do modułu anteny. Moduł anteny przesyła falę radiową do znacznika RFID jako sygnał transmisyjny. Sterownik znacznika analizuje sygnał analogowy jako falę radiową odebraną ze znacznika RFID za pośrednictwem modułu anteny, przetwarza treść na sygnał cyfrowy i przekazuje sygnał cyfrowy do interpretera poleceń. Interpreter poleceń dekoduje odebrany sygnał cyfrowy przy wykorzystaniu dekodera i dostarcza go do komputera głównego jako dane odczytane ze znacznika.

Znane są w stanie techniki, w szczególności w inżynierii dotyczącej elektroniki, systemy (zdalnej) identyfikacji radiowej RFID (od ang. radio-frequency identification), a w szczególności komunikacja bliskiego zasięgu NFC (od ang. near-field communication). Znane są w stanie techniki tranzystory polowe (FET - od ang. field-effect transistor) z izolowaną bramką, tranzystory cienkowarstwowe (TFT - od ang. thin-film transistor), jak również tranzystory oparte na indowo-galowym tlenku cynku (IGZO lub InGaZnO - od ang.: indium (In), gallium (Ga), zinc (Zn), oxygen (O)).

Celem wynalazku jest stworzenie niewielkiego, pod względem zajmowanej powierzchni, i energooszczędnego układu dla RFID NFC w technologii a-IGZO, którą cechują duże tranzystory TFT. Istnieje zatem potrzeba rozwiązania problemu nadmiernie złożonej implementacji cyfrowej, spełnienia krytycznych parametrów czasowych oraz minimalizacji pobieranej przez układ mocy, które są konieczne do prawidłowego działania całego układu znacznika RFID NFC.

Istota rozwiązania polega na tym, że w rdzeniu cyfrowym znacznika RFID zawierającym dzielnik częstotliwości nośnej, którego wyjście dołączone jest do interpretera demodulacji, do układu przygotowania i formowania odpowiedzi oraz do dzielnika częstotliwości podnośnej, którego wyjście dołączone jest do interpretera demodulacji oraz do układu przygotowania i formowania odpowiedzi, którego wyjście dołączone do wyjścia modulacji rdzenia cyfrowego znacznika RFID, którego wejście demodulacji dołączone jest do wejścia sygnału zdemodulowanego interpretera demodulacji, którego przynajmniej jedno wyjście dołączone jest do układu przygotowania i formowania odpowiedzi, według wynalazku, rdzeń cyfrowy znacznika RFID ma układ obsługi protokołu oraz posiada wejście podtrzymania i wejście inicjalizacji, przy czym wejście podtrzymania dołączone jest do wejścia podtrzymania interpretera demodulacji, wejście inicjalizacji dołączone jest do wejść inicjalizacji interpretera demodulacji, układu przygotowania i formowania odpowiedzi oraz układu obsługi protokołu. Ponadto, dwa kolejne wejścia układu obsługi protokołu dołączone są do dzielnika częstotliwości podnośnej oraz interpretera demodulacji, a wyjście układu obsługi protokołu dołączone jest do układu przygotowania i formowania odpowiedzi. Efektem technicznym takiej konstrukcji układu jest zarządzanie protokołem transmisji przez układ obsługi protokołu, począwszy od treści przesyłanych danych, po parametry czasowe ramek. Dzięki zastosowaniu wejścia podtrzymania układ ma możliwość nieprzerwanej pracy przy krótkotrwałych zanikach sygnału wielkiej częstotliwości. Dzięki podłączeniu podukładów do wejścia inicjalizacji, ich implementacja nie wymaga zastosowania napięcia zasilania podtrzymującego stany rejestrów.

Korzystnie, układ obsługi protokołu zawiera układ synchronizacji fazowej zegarów, którego wyjście dołączone jest do dzielnika częstotliwości nośnej i do dzielnika częstotliwości podnośnej, pierwsze wejście dołączone jest do przynajmniej jednego z wyjść interpretera demodulacji, a drugie wejście dołączone jest do wyjścia sygnału końca ramki odpowiedzi układu przygotowania i formowania odpowiedzi. Dzięki temu możliwe jest precyzyjne dopasowanie faz zegarów, a przez to także parametrów czasowych odpowiedzi.

Korzystnie, dzielnik częstotliwości podnośnej zawiera dwa sekwencyjnie połączone przerzutniki typu „D” wyposażone w wejścia „R” i „S”, przy czym wejście pierwszego przerzutnika dołączone jest do wejścia dzielnika, wyjście drugiego przerzutnika dołączone jest do wyjścia dzielnika, a wejścia „R” i „S” dołączane są wyjść układu synchronizacji fazowej zegarów odpowiednio do potrzeby wywołania stanu początkowego dzielnika. Dzięki temu możliwy jest wybór odpowiedniego dopasowania fazowego sygnału wyjściowego dzielnika.

Korzystnie, układ obsługi protokołu zawiera maszynę stanów protokołu oraz kalkulator sumy kontrolnej, przy czym oba te układy dołączone są do wyjścia dzielnika częstotliwości podnośnej, oba te układy dołączone są do przynajmniej jednego wyjścia interpretera demodulacji, wyjście maszyny stanów protokołu dołączone jest do kalkulatora sumy kontrolnej, a wyjście kalkulatora sumy kontrolnej dołączone jest do maszyny stanów protokołu, której wejście inicjalizacji dołączone jest do wejścia inicjalizacji rdzenia cyfrowego znacznika RFID, a kolejne wyjście maszyny stanów protokołu dołączone jest do kolejnego wejścia układu przygotowania i formowania odpowiedzi. Dzięki temu możliwe jest zarządzanie treścią przesyłanych danych, włączając w to wyliczanie sum kontrolnych potwierdzających spójność odbieranych komend.

Korzystnie, układ maszyny stanów protokołu zawiera licznik. Dzięki temu niektóre ze stanów kodowanych przez PSM wymagają mniejszej liczby rejestrów do ich implementacji.

Przykład wykonania został uwidoczniony na rysunku, na którym fig. 1 przedstawia schemat ideowy rdzenia cyfrowego znacznika RFID z ogólną postacią układu obsługi protokołu, a fig. 2 - schemat ideowy rdzenia cyfrowego znacznika RFID zawierający szczegółową budowę układu obsługi protokołu.

Rdzeń cyfrowy znacznika RFID w przykładzie wykonania przedstawionym na fig. 1 posiada cyfrową część dzielnika częstotliwości nośnej FD16, dzielnik częstotliwości podnośnej FD64, interpreter demodulacji Dl, układ przygotowania i formowania odpowiedzi RPS oraz układ obsługi protokołu ProtH. Ponadto rdzeń cyfrowy znacznika RFID DIG posiada: wejście demodulacji i-Dmd, wejście podtrzymania i-VH, wyjście modulacji o-Mod oraz wejście inicjalizacji i-lnt.

Wyjście dzielnika częstotliwości nośnej FD16 dołączone jest do dzielnika częstotliwości podnośnej FD64, interpretera demodulacji Dl oraz układu przygotowania i formowania odpowiedzi RPS. Wyjście dzielnika częstotliwości podnośnej FD64 dołączone jest do interpretera demodulacji Dl, układu przygotowania i formowania odpowiedzi RPS oraz maszyny stanów protokołu PSM. Wejście demodulacji i-Dmd dołączone jest do interpretera demodulacji Dl. Pierwsze wyjście interpretera demodulacji Dl dołączone jest do układu przygotowania i formowania odpowiedzi RPS, a drugie wyjście interpretera demodulacji Dl dołączone jest do układu obsługi protokołu ProtH. Wyjście układu przygotowania i formowania odpowiedzi RPS dołączone jest do wyjścia modulacji o-Mod. Wyjście układu obsługi protokołu ProtH dołączone jest do układu przygotowania i formowania odpowiedzi RPS. Wejście podtrzymania i-VH dołączone jest do wejścia podtrzymania interpretera demodulacji Dl. Natomiast wejście inicjalizacji i-lnt dołączone jest do wejść inicjalizacji układów: interpretera demodulacji Dl, układu przygotowania i formowania odpowiedzi RPS oraz układu obsługi protokołu ProtH.

Rdzeń cyfrowy znacznika RFID w przykładzie wykonania przedstawionym na fig. 2 posiada cyfrową część dzielnika częstotliwości nośnej FD16, dzielnik częstotliwości podnośnej FD64, interpreter demodulacji Dl, układ przygotowania i formowania odpowiedzi RPS oraz układ obsługi protokołu ProtH, który posiada maszynę stanów protokołu PSM, kalkulator sumy kontrolnej CRC i układ synchronizacji fazowej zegarów ClkS. Ponadto rdzeń cyfrowy znacznika RFID DIG posiada: wejście demodulacji i-Dmd, wejście podtrzymania i-VH, wyjście modulacji o-Mod oraz wejście inicjalizacji i-lnt.

Wyjście dzielnika częstotliwości nośnej FD16 dołączone jest do dzielnika częstotliwości podnośnej FD64, do interpretera demodulacji Dl oraz do układu przygotowania i formowania odpowiedzi RPS. Wyjście dzielnika częstotliwości podnośnej FD64 dołączone jest do interpretera demodulacji Dl, do układu przygotowania i formowania odpowiedzi RPS oraz do maszyny stanów protokołu PSM. Wejście demodulacji i-Dmd dołączone jest do interpretera demodulacji Dl. Wyjście interpretera demodulacji Dl dołączone jest do układu przygotowania i formowania odpowiedzi RPS oraz do układu synchronizacji fazowej zegarów ClkS. Pierwsze wyjście układu przygotowania i formowania odpowiedzi RPS dołączone jest do wyjścia modulacji o-Mod. Drugie wyjście układu przygotowania i formowania odpowiedzi RPS dołączone jest do układu synchronizacji fazowej zegarów ClkS. Pierwsze wyjście maszyny stanów protokołu PSM dołączone jest do układu przygotowania i formowania odpowiedzi RPS. Drugie wyjście maszyny stanów protokołu PSM dołączone jest do kalkulatora sumy kontrolnej CRC. Wyjście kalkula tora sumy kontrolnej CRC dołączone jest do maszyny stanów protokołu PSM. Wyjście układu synchronizacji fazowej zegarów ClkS dołączone jest do dzielnika częstotliwości nośnej FD16 oraz do dzielnika częstotliwości podnośnej FD64. Wejście podtrzymania i-VH dołączone jest do wejścia podtrzymania interpretera demodulacji Dl. Natomiast wejście inicjalizacji i-lnt dołączone jest do wejść inicjalizacji układów: interpretera demodulacji Dl, układu przygotowania i formowania odpowiedzi RPS oraz maszyny stanów protokołu PSM.

Dzielnik częstotliwości nośnej FD16 dzieli częstotliwość nośną odbieranego sygnału radiowego, dostarczając sygnał zegarowy do podzespołów: interpretera demodulacji Dl oraz układu przygotowania i formowania odpowiedzi RPS, odpowiedzialnych za interakcję z demodulowanym sygnałem z wejścia demodulacji i-Dmd i modulowanym sygnałem doprowadzonym do wyjścia modulacji o-Mod. Dzielnik częstotliwości podnośnej FD64 dokonuje dalszego podziału częstotliwości celem taktowania pozostałych układów, oraz tych części interpretera demodulacji Dl oraz układu przygotowania i formowania odpowiedzi RPS, które są możliwe do zaimplementowania przy użyciu niższej częstotliwości zegara.

Układ interpretera demodulacji RFID Dl przetwarza surowe dane z wejścia demodulacji i-Dmd w postaci cyfrowych, asynchronicznych impulsów skorelowanych z występowaniem modulacji od czytnika. Wynikiem działania interpretera demodulacji RFID Dl są informacje o strukturze i zawartości otrzymanych od czytnika ramek poleceń - wysokopoziomowe dane zawierające informacje o otrzymanej komendzie - dostarczane do układu obsługi protokołu ProtH. Układ interpretera demodulacji Dl charakteryzuje się zasadniczo pracą asynchroniczną, co przekłada się na jego uproszczoną architekturę i realizację celu w postaci małej i wydajnej implementacji. Podłączenie układu interpretera demodulacji Dl do wejścia podtrzymania i-VH zezwala na poprawną pracę krytycznych podzespołów wewnątrz układu interpretera demodulacji Dl, które są wrażliwe na zaniki zasilania. Oprócz tego, interpreter demodulacji Dl przesyła do układu przygotowania i formowania odpowiedzi RPS sygnał synchronizujący, zapewniający że odpowiedź zostanie odesłana z poprawnymi parametrami czasowymi.

Zasadniczym zadaniem układu przygotowania i formowania odpowiedzi RPS jest możliwość ustalania momentu początku i końca transmisji oraz możliwość wyboru właściwej wiadomości odpowiedzi układu, podczas gdy głównym zadaniem układu obsługi protokołu ProtH jest realizacja wysokopoziomowej obsługi protokołu znacznika. Układ przygotowania i formowania odpowiedzi RPS otrzymuje wysokopoziomowe informacje o wiadomości od układu obsługi protokołu ProtH, która ma zostać odesłana przez znacznik, a następnie przetwarza je do postaci pakietu, który po zakodowaniu służy do sterowania modulatorem poprzez wyjście modulacji o-Mod. Wykorzystując wewnętrznie przechowywany stan komunikacji z czytnikiem oraz informacje o nowo otrzymanej komendzie, decyduje on jaka wiadomość musi zostać odesłana w odpowiedzi na tę komendę.

W szczególności, w budowie układu obsługi protokołu ProtH można wyróżnić maszynę stanów protokołu PSM, która realizuje wszystkie podstawowe funkcje układu obsługi protokołu ProtH. Układ obsługi protokołu ProtH może być rozszerzony o dwa komponenty - kalkulator sumy kontrolnej CRC i układ synchronizacji fazowej zegarów ClkS - realizujące dodatkową funkcjonalność. Kalkulator sumy kontrolnej CRC weryfikuje spójność danych otrzymanych z interpretera demodulacji Dl, komunikując się w obydwu kierunkach z maszyną stanów protokołu PSM, odbierając sygnał sterujący i wysyłając informację o spójności przetworzonych danych. Układ synchronizacji fazowej zegarów ClkS steruje pracą dzielników częstotliwości FD16 i FD64 - może on dostrajać fazę generowanych zegarów. Opcjonalnie także może wyłączać dzielniki częstotliwości FD16 i FD64, co skutkuje większą oszczędnością energetyczną.

W przypadku implementacji ASIC (od ang. Application-Specific Integrated Circuit) korzystne jest zastosowanie wejścia inicjalizacji i-lnt dołączonego do interpretera demodulacji Dl, układu przygotowania i formowania odpowiedzi RPS oraz układu obsługi protokołu ProtH, które pozwala na ustawienie stanu początkowego w tych układach. Co za tym idzie, możliwa jest implementacja nie wymagająca zastosowania napięcia zasilania podtrzymującego stany rejestrów układów.

Wynalazek pozwala na efektywną pod względem szybkości i powierzchni układu implementację. Przemysłowe zastosowanie wynalazku znajduje się w przemyśle i rynku produktów wymagających indywidualnych oznakowań elektronicznych.

Claims (5)

1. Rdzeń cyfrowy znacznika RFID (DIG) zawierający dzielnik częstotliwości nośnej (FD16), którego wyjście dołączone jest do interpretera demodulacji (Dl), do układu przygotowania i formowania odpowiedzi (RPS) oraz do dzielnika częstotliwości podnośnej (FD64), którego wyjście dołączone jest do interpretera demodulacji (Dl) oraz do układu przygotowania i formowania odpowiedzi (RPS), którego wyjście dołączone do wyjścia modulacji (o-Mod) rdzenia cyfrowego znacznika RFID (DIG), którego wejście demodulacji (i-Dmd) dołączone jest do wejścia sygnału zdemodulowanego interpretera demodulacji (Dl), którego przynajmniej jedno wyjście dołączone jest do układu przygotowania i formowania odpowiedzi (RPS), znamienny tym, że zawiera układ obsługi protokołu (ProtH) oraz posiada wejście podtrzymania (i-VH) i wejście inicjalizacji (i-lnt), przy czym wejście podtrzymania (i-VH) dołączone jest do wejścia podtrzymania interpretera demodulacji (Dl), wejście inicjalizacji (i-lnt) dołączone jest do wejść inicjalizacji interpretera demodulacji (Dl), układu przygotowania i formowania odpowiedzi (RPS) oraz układu obsługi protokołu (ProtH), dwa kolejne wejścia układu obsługi protokołu (ProtH) dołączone są do dzielnika częstotliwości podnośnej (FD64) oraz interpretera demodulacji (Dl), a wyjście układu obsługi protokołu (ProtH) dołączone jest do układu przygotowania i formowania odpowiedzi (RPS).

2. Rdzeń cyfrowy znacznika RFID wg zastrz. 1, znamienny tym, że układ obsługi protokołu (ProtH) zawiera układ synchronizacji fazowej zegarów (ClkS), którego wyjście dołączone jest do dzielnika częstotliwości nośnej (FD16) i do dzielnika częstotliwości podnośnej (FD64), pierwsze wejście dołączone jest do przynajmniej jednego z wyjść interpretera demodulacji (Dl), a drugie wejście dołączone jest do wyjścia sygnału końca ramki odpowiedzi układu przygotowania i formowania odpowiedzi (RPS).

3. Rdzeń cyfrowy znacznika RFID wg zastrz. 2, znamienny tym, że dzielnik częstotliwości podnośnej (FD64) zawiera dwa sekwencyjnie połączone przerzutniki typu „D” wyposażone w wejścia „R” i „S”, przy czym wejście pierwszego przerzutnika dołączone jest do wejścia dzielnika, wyjście drugiego przerzutnika dołączone jest do wyjścia dzielnika, a wejścia „R” i „S” dołączane są wyjść układu synchronizacji fazowej zegarów (ClkS) odpowiednio do potrzeby wywołania stanu początkowego dzielnika.

4. Rdzeń cyfrowy znacznika RFID wg zastrz. 1 albo 2 albo 3, znamienny tym, że układ obsługi protokołu (ProtH) zawiera maszynę stanów protokołu (PSM) oraz kalkulator sumy kontrolnej (CRC), przy czym oba te układy dołączone są do wyjścia dzielnika częstotliwości podnośnej (FD64), oba te układy dołączone są do przynajmniej jednego wyjścia interpretera demodulacji (Dl), wyjście maszyny stanów protokołu (PSM) dołączone jest do kalkulatora sumy kontrolnej (CRC), a wyjście kalkulatora sumy kontrolnej (CRC) dołączone jest do maszyny stanów protokołu (PSM), której wejście inicjalizacji dołączone jest do wejścia inicjalizacji (i-lnt) rdzenia cyfrowego znacznika RFID (DIG), a kolejne wyjście maszyny stanów protokołu (PSM) dołączone jest do kolejnego wejścia układu przygotowania i formowania odpowiedzi (RPS).

5. Rdzeń cyfrowy znacznika RFID wg zastrz. 4, znamienny tym, że układ maszyny stanów protokołu (PSM) zawiera licznik.