PL246165B1 - Układ do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe - Google Patents

Abstract

Układ do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe zawiera: moduł sterujący (CM), dwa komparatory (K_R, K_S), dwa źródła prądowe (I_R, I_S), dwie szyny (R, S), dwa kondensatory licznikowe C_n-r, zestaw n-r kondensatorów (C_n-r-1, …, C₀) o binarnym stosunku pojemności, dwa przełączniki licznikowe (S_n-r) oraz n-r przełączników zestawu (S_n-r-1, …, S₀). Moduł sterujący (CM) jest wyposażony w r-bitowy licznik (Ct), którego wyjścia są połączone bezpośrednio z wyjściami r najbardziej znaczących bitów (b_n-1, …, br) n-bitowego wyjściowego słowa cyfrowego (B).

Description

Opis wynalazku

Przedmiotem wynalazku jest układ do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, znajdujący zastosowanie w systemach kontrolno-pomiarowych o wymaganej bardzo wysokiej sprawności energetycznej, takich jak aparatura biomedyczna oraz urządzenia mobilne.

Z opisu patentowego US 9612581 B1 znany jest układ do bezpośredniego przetwarzania interwału czasu na słowo cyfrowe. Układ ten zawiera zespół n kondensatorów o binarnie skalowanych pojemnościach, przy czym n jest liczbą bitów wyjściowego słowa cyfrowego. Pojemność każdego kol ejnego kondensatora zestawu jest dwukrotnie mniejsza od pojemności kondensatora bezpośrednio go poprzedzającego. Sumaryczna pojemność wykorzystywanych kondensatorów wynosi zatem (2ⁿ-1)Co, przy czym pojemność Co, nazywana jednostkową, jest pojemnością kondensatora o najmniejszej pojemności w zestawie kondensatorów. Powierzchnia zajmowana przez zestaw kondensatorów w układzie monolitycznym jest natomiast wprost proporcjonalna do sumarycznej pojemności kondensatorów tego zestawu. Dolna okładka każdego kondensatora zestawu kondensatorów jest połączona z masą układu, a górna okładka każdego kondensatora zestawu kondensatorów jest połączona ze stykiem ruchomym przełącznika zestawu przypisanego temu kondensatorowi. Pierwszy styk nieruchomy każdego przełącznika zestawu jest połączony z szyną referencyjną, drugi styk nieruchomy każdego przełącznika zestawu jest połączony z masą układu, a trzeci styk nieruchomy każdego przełącznika zestawu jest połączony z szyną sygnałową. Układ zawiera ponadto moduł sterujący wyposażony w wejście przetwarzanego interwału czasu, wyjście sygnalizujące zakończenie przetwarzania, wejście referencyjne połączone z wyjściem komparatora referencyjnego i wejście sygnałowe połączone z wyjściem komparatora sygnałowego. Moduł sterujący jest także wyposażony w wyjście referencyjne połączone z wejściem sterującym źródła prądowego referencyjnego i wyjście sygnałowe połączone z wejściem sterującym źródła prądowego sygnałowego, a także wyjścia sterujące przełącznikami zestawu oraz wyjście n-bitowego wyjściowego słowa cyfrowego. Wejście nieodwracające komparatora referencyjnego, monitorującego napięcie narastające na kondensatorze ładowanym za pomocą źródła prądowego referencyjnego, jest połączone z szyną referencyjną oraz wyjściem źródła prądowego referencyjnego. Wejście tego źródła prądowego jest połączone z napięciem zasilania. Wejście odwracające komparatora referencyjnego jest połączone z napięciem progowym. Wejście nieodwracające komparatora sygnałowego, monitorującego napięcie narastające na kondensatorze ładowanym za pomocą źródła prądowego sygnałowego, jest połączone z szyną sygnałową oraz wyjściem źródła prądowego sygnałowego. Wejście tego źródła prądowego jest połączone z napięciem zasilania. Wejście odwracające komparatora sygnałowego jest połączone z napięciem progowym oraz wejściem odwracającym komparatora referencyjnego.

Celem wynalazku jest opracowanie układu do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, przeznaczonego do stosowania w systemach kontrolno-pomiarowych o wysokiej sprawności energetycznej.

Układ do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, według wynalazku, zawiera moduł sterujący wyposażony w wejście przetwarzanego interwału czasu, wyjście zakończenia przetwarzania, wejście referencyjne połączone z wyjściem komparatora referencyjnego i wejście sygnałowe połączone z wyjściem komparatora sygnałowego. Moduł sterujący jest ponadto wyposażony w wyjście referencyjne połączone z wejściem sterującym źródła prądowego referencyjnego i wyjście sygnałowe połączone z wejściem sterującym źródła prądowego sygnałowego, a także wyjścia sterujące połączone z wejściami sterującymi przełączników zestawu oraz wyjście n-bitowego wyjściowego słowa cyfrowego. Wyjściowe słowo cyfrowe zawiera natomiast r najbardziej znaczących bitów oraz n-r najmniej znaczących bitów, gdzie r jest stopniem linearyzacji.

Wejście nieodwracające komparatora referencyjnego jest połączone z szyną referencyjną oraz wyjściem źródła prądowego referencyjnego. Wejście źródła prądowego referencyjnego jest połączone z napięciem zasilania. Wejście odwracające komparatora referencyjnego jest połączone z napięciem progowym. Wejście nieodwracające komparatora sygnałowego jest połączone z szyną sygnałową oraz wyjściem źródła prądowego sygnałowego. Wejście źródła prądowego sygnałowego jest połączone z napięciem zasilania. Wejście odwracające komparatora sygnałowego jest połączone z napięciem progowym oraz wejściem odwracającym komparatora referencyjnego.

Zestaw kondensatorów zawiera n-r kondensatorów, a pojemność każdego kolejnego kondensatora zestawu kondensatorów jest dwukrotnie mniejsza od pojemności kondensatora bezpośrednio go poprzedzającego. Dolna okładka każdego kondensatora zestawu kondensatorów jest połączona z masą układu. Górna okładka każdego kondensatora zestawu kondensatorów jest połączona ze stykiem ruchomym przełącznika zestawu przypisanego temu kondensatorowi. Pierwszy styk nieruchomy każdego przełącznika zestawu jest połączony z szyną referencyjną. Drugi styk nieruchomy każdego przełącznika zestawu jest połączony z masą układu. Trzeci styk nieruchomy każdego przełącznika zestawu jest natomiast połączony z szyną sygnałową.

Istotą rozwiązania jest to, że moduł sterujący zawiera r-bitowy licznik, którego wyjścia są połączone z wyjściami r najbardziej znaczących bitów wyjściowego słowa cyfrowego. Moduł sterujący jest ponadto wyposażony w wyjścia licznikowe, z których każde jest połączone z wejściem sterującym innego przełącznika licznikowego. Ze stykiem ruchomym każdego przełącznika licznikowego jest natomiast połączona górna okładka innego kondensatora licznikowego. Pierwszy styk nieruchomy każdego przełącznika licznikowego jest połączony z szyną referencyjną, a drugi styk nieruchomy każdego przełącznika licznikowego jest połączony z masą układu. Z masą układu jest także połączona dolna okładka każdego kondensatora licznikowego. Pojemność każdego kondensatora licznikowego jest taka sama.

Korzystne jest, gdy stopień linearyzacji r jest liczbą naturalną, większą od jeden i mniejszą od liczby n bitów wyjściowego słowa cyfrowego.

Korzystne jest także, gdy układ zawiera dwa kondensatory licznikowe.

Korzystne jest, gdy wydajność źródła prądowego referencyjnego jest taka sama jak wydajność źródła prądowego sygnałowego. Jednocześnie pojemność każdego kondensatora licznikowego jest dwukrotnie większa od pojemności kondensatora o największej pojemności w zestawie kondensatorów.

Korzystne jest także, gdy wydajność źródła prądowego referencyjnego jest regulowana. Wydajność źródła prądowego referencyjnego jest utrzymywana za pomocą modułu sterującego na wartości k-krotnie mniejszej od wydajności źródła prądowego sygnałowego lub równej wydajności źródła prądowego sygnałowego. Jednocześnie pojemność każdego kondensatora licznikowego jest k-krotnie mniejsza od podwojonej pojemności kondensatora o największej pojemności w zestawie kondensatorów.

Zaletą rozwiązania jest utrzymanie zdolności samotaktowania całego procesu przetwarzania, który nie wymaga stosowania energochłonnego źródła sygnału zegarowego. W rozwiązaniu zapewniono także trwałe połączenie dolnych okładek wszystkich kondensatorów z masą układu. Dzięki powyższemu eliminuje się lub znacząco ogranicza wpływ większości pojemności pasożytniczych na dokładność otrzymywanych wyników procesu przetwarzania.

Dzięki wielokrotnemu używaniu tych samych dwóch kondensatorów licznikowych w układzie zmniejszono liczbę niezbędnych kondensatorów oraz towarzyszących im przełączników. Spośród kondensatorów wykorzystywanych w znanym rozwiązaniu zbędne stały się te o największych pojemnościach, zajmujące największą ilość powierzchni w strukturze monolitycznej. Dla współczynnika linearyzacji r = 2, 3, 4 sumaryczna pojemność niezbędnych kondensatorów jest redukowana o, odpowiednio: 25%, 62,5%, 81,25%. W takim samym stopniu jest zmniejszana powierzchnia zajmowana przez te elementy w układzie monolitycznym. Redukowana jest także ilość energii czerpanej ze źródła zasilania i związanej z napełnianiem kondensatorów. Dla współczynnika linearyzacji r = 2, 3, 4 jej uśredniona wartość maleje o, odpowiednio: 28,75%, 32,81%, 41,02%. Dalsze zwiększanie wartości współczynnika linearyzacji r poprawia wymienione parametry, ale równocześnie prowadzi do zwiększenia wielokrotności wykorzystywania kondensatorów licznikowych i związanego z tym podniesienia poboru energii dynamicznej. Średnia liczba przełączeń stanu układu, która w znanym rozwiązaniu wynosi zawsze n+1, dla współczynnika linearyzacji r = 2, 3, 4 rośnie o, odpowiednio: 0,25, 1,375, 4,438.

Zastosowanie źródła prądowego referencyjnego o zmniejszanej wydajności pozwala wielokrotnie zredukować pojemność obu kondensatorów licznikowych, która w przeciwnym przypadku stanowi ponad dwie trzecie sumarycznej pojemności wszystkich niezbędnych kondensatorów. Proporcjonalnie do tymczasowej redukcji wydajności źródła prądowego referencyjnego maleje ilość powierzchni i energii wymaganej przez kondensatory licznikowe.

Przedmiot wynalazku jest objaśniony w przykładach wykonania na rysunku, gdzie przedstawiono: Fig. 1 - układ w stanie oczekiwania na pojawienie się początku przetwarzanego interwału czasu,

Fig. 2 - wzajemne relacje odcinka czasu referencyjnego RT i odcinka czasu sygnałowego

ST dla przetwarzanego interwału czasu o długości nie wykorzystującej pełnej pojemności licznika Ct,

Fig. 3 - wzajemne relacje odcinka czasu referencyjnego RT i odcinka czasu sygnałowego

ST dla przetwarzanego interwału czasu o długości wykorzystującej pełną pojemność 3-bitowego licznika Ct.

Zgodnie z wynalazkiem układ do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, w pierwszym przykładowym rozwiązaniu (Fig. 1), zawiera moduł sterujący CM wyposażony w wejście przetwarzanego interwału czasu In, wyjście zakończenia przetwarzania RDY, wejście referencyjne InR oraz wejście sygnałowe Ins. Moduł sterujący CM jest ponadto wyposażony w wyjście referencyjne Pr, wyjście sygnałowe Ps, wyjścia sterujące P_n-r-i, ..., Po, dwa wyjścia licznikowe Pn-r oraz wyjście n-bitowego wyjściowego słowa cyfrowego B. Wyjściowe słowo cyfrowe B zawiera r najbardziej znaczących bitów bn-i, ..., br oraz n-r najmniej znaczących bitów bn-r-i,..., bo. Parametr r jest przy tym stopniem linearyzacji, a jego najkorzystniejsze wartości wynoszą: 2, 3 lub 4. Moduł sterujący CM zawiera także r-bitowy licznik Ct, którego wyjścia są połączone z wyjściami r najbardziej znaczących bitów bn-i, ., bn-r wyjściowego słowa cyfrowego B.

Wejście referencyjne InR modułu sterującego CM jest połączone z wyjściem komparatora referencyjnego Kr, a wejście sygnałowe InS modułu sterującego CM jest połączone z wyjściem komparatora sygnałowego Ks. Wyjście referencyjne Pr modułu sterującego CM jest połączone z wejściem sterującym źródła prądowego referencyjnego Ir, a wyjście sygnałowe Ps modułu sterującego CM jest połączone z wejściem sterującym źródła prądowego sygnałowego Is. W tym przykładowym układzie wydajność źródła prądowego referencyjnego Ir jest taka sama jak wydajność źródła prądowego sygnałowego Is. Wyjścia sterujące Pn-r-i, ., Po modułu sterującego CM są połączone, odpowiednio, z wejściami sterującymi przełączników zestawu Sn-r-i, ., So. Każde wyjście licznikowe Pn-r modułu sterującego CM jest połączone z wejściem sterującym innego z dwóch przełączników licznikowych Sn-r.

Wejście nieodwracające komparatora referencyjnego Kr jest połączone z szyną referencyjną R oraz wyjściem źródła prądowego referencyjnego Ir, którego wejście jest połączone z napięciem zasilania Udd. Wejście odwracające komparatora referencyjnego Kr jest połączone z napięciem progowym Uth. Wejście nieodwracające komparatora sygnałowego Ks jest połączone z szyną sygnałową S oraz wyjściem źródła prądowego sygnałowego Is, którego wejście jest połączone z napięciem zasilania Udd. Wejście odwracające komparatora sygnałowego Ks jest połączone z napięciem progowym Uth oraz wejściem odwracającym komparatora referencyjnego Kr.

Zestaw kondensatorów CS zawiera n-r kondensatorów Cn-r-i, ., Co, a pojemność każdego kolejnego kondensatora Cn-r-i, ., Co zestawu kondensatorów CS jest dwukrotnie mniejsza od pojemności kondensatora bezpośrednio go poprzedzającego. Dolna okładka każdego kondensatora Cn-r-i, ., Co zestawu kondensatorów CS jest połączona z masą układu. W tym przykładowym układzie pojemność każdego z dwóch kondensatorów licznikowych Cn-r jest taka sama i jednocześnie dwukrotnie większa od pojemności kondensatora Cn-r-1 o największej pojemności w zestawie kondensatorów CS. Dolna okładka każdego z dwóch kondensatorów licznikowych Cn-r jest połączona z masą układu.

Górna okładka każdego kondensatora Cn-r-i, ., Co zestawu kondensatorów CS jest połączona, odpowiednio, ze stykiem ruchomym przełącznika zestawu Sn-r-i, ., So. Pierwszy styk nieruchomy każdego przełącznika zestawu Sn-r-i, ., So jest połączony z szyną referencyjną R. Drugi styk nieruchomy każdego przełącznika zestawu Sn-r-i, ., So jest połączony z masą układu. Trzeci styk nieruchomy każdego przełącznika zestawu Sn-r-i, ., So jest natomiast połączony z szyną sygnałową S.

Górna okładka każdego z dwóch kondensatorów licznikowych Cn-r jest połączona ze stykiem ruchomym innego z dwóch przełączników licznikowych Sn-r. Pierwszy styk nieruchomy każdego przełącznika licznikowego Sn-r jest połączony z szyną referencyjną R. Drugi styk nieruchomy każdego przełącznika licznikowego Sn-r jest natomiast połączony z masą układu.

Zgodnie z wynalazkiem układ do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, w drugim przykładowym rozwiązaniu, różni się tym od pierwszego, że wydajność źródła prądowego referencyjnego Ir jest regulowana. Wydajność źródła prądowego referencyjnego Ir jest utrzymywana za pomocą modułu sterującego CM na wartości pięciokrotnie mniejszej od wydajności źródła prądowego sygnałowego Is lub równej wydajności źródła prądowego sygnałowego Is. Ponadto pojemność każdego kondensatora licznikowego Cn-r jest taka sama i jednocześnie pięciokrotnie mniejsza od podwojonej pojemności kondensatora Cn-r-i o największej pojemności w zestawie kondensatorów CS.

W poniższym opisie przebiegu przetwarzania przyjęto następujące oznaczenia:

x jest indeksem kondensatora Cx z zestawu kondensatorów CS, ładowanego aktualnie za pomocą źródła prądowego referencyjnego Ir, y jest indeksem kondensatora Cy z zestawu kondensatorów CS, ładowanego aktualnie za pomocą źródła prądowego sygnałowego Is, z jest indeksem kondensatora Cz, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów zestawu kondensatorów CS.

Bezzegarowe i bezpośrednie przetwarzanie interwału czasu na słowo cyfrowe, realizowane według wynalazku w pierwszym przykładowym układzie (Fig. 1), przebiega następująco. Przed rozpoczęciem procesu przetwarzania moduł sterujący CM przy pomocy sygnału z wyjścia referencyjnego Pr powoduje wyłączenie źródła prądowego referencyjnego Ir, zaś przy pomocy sygnału z wyjścia sygnałowego Ps moduł sterujący CM powoduje wyłączenie źródła prądowego sygnałowego Is. Przy pomocy sygnałów z wyjść sterujących P_n-r-i,..., Po moduł sterujący CM powoduje przełączenie przełączników zestawu Sn-r-i,., So w drugie położenie i tym samym połączenie górnych okładek wszystkich kondensatorów Cn-r-i, ., Co zestawu kondensatorów CS z masą układu, wymuszając całkowite rozładowanie wszystkich kondensatorów Cn-r-i,., Co zestawu kondensatorów CS. Przy pomocy sygnałów z obu wyjść licznikowych Pn-r moduł sterujący CM powoduje przełączenie obu przełączników licznikowych Sn-r w drugie położenie i tym samym połączenie górnych okładek obu kondensatorów licznikowych Cn-r z masą układu, wymuszając całkowite rozładowanie obu kondensatorów licznikowych Cn-r. Następnie moduł sterujący CM rozpoczyna kontrolowanie stanu wejścia przetwarzanego interwału czasu In w celu wykrycia początku przetwarzanego interwału czasu T.

W chwili t1 wykrycia przez modułu sterującego CM początku przetwarzanego interwału czasu T, sygnalizowanego na wejściu przetwarzanego interwału czasu In, moduł sterujący CM rozpoczyna kontrolowanie stanu wejścia przetwarzanego interwału czasu In w celu wykrycia końca przetwarzanego interwału czasu T. Równocześnie moduł sterujący CM wprowadza wyjście zakończenia przetwarzania RDY w stan nieaktywny oraz zeruje stan licznika Ct. Następnie moduł sterujący CM rozpoczyna odmierzanie zgrubne początkowego fragmentu SRT odcinka czasu referencyjnego RT metodą liniową (Fig. 2). Moduł sterujący CM wybiera wpierw dowolny z dwóch kondensatorów licznikowych Cn-r oraz przełącznik licznikowy Sn-r i wyjście licznikowe Pn-r przypisane wybranemu kondensatorowi licznikowemu Cn-r. Następnie moduł sterujący CM powoduje przy pomocy sygnału z wybranego wyjścia licznikowego Pn-r przełączenie wybranego przełącznika licznikowego Sn-r w pierwsze położenie i tym samym połączenie górnej okładki wybranego kondensatora licznikowego Cn-r z wyjściem źródła prądowego referencyjnego Ir. Jednocześnie, przy pomocy sygnału z wyjścia referencyjnego Pr, moduł sterujący CM powoduje włączenie źródła prądowego referencyjnego Ir. Moduł sterujący CM rozpoczyna odmierzanie interwału licznikowego Cl (Fig. 2). Napięcie referencyjne Ur narastające na wybranym kondensatorze licznikowym Cn-r, ładowanym za pomocą źródła prądowego referencyjnego Ir, porównuje się za pomocą komparatora referencyjnego Kr z napięciem progowym Uth. Gdy napięcie referencyjne Ur osiągnie wielkość napięcia progowego Uth, wówczas, na podstawie sygnału wyjściowego komparatora referencyjnego Kr, moduł sterujący CM kończy odmierzanie interwału licznikowego Cl. W tym celu moduł sterujący CM powoduje przy pomocy sygnału z wybranego wyjścia licznikowego Pn-r przełączenie wybranego przełącznika licznikowego Sn-r w drugie położenie i tym samym odłączenie górnej okładki wybranego kondensatora licznikowego Cn-r od wyjścia źródła prądowego referencyjnego Ir oraz jednoczesne połączenie górnej okładki wybranego kondensatora licznikowego Cn-r z masą układu, wymuszając całkowite rozładowanie tego kondensatora.

Jeżeli podczas odmierzania interwału licznikowego Cl moduł sterujący nie wykryje końca przetwarzanego interwału czasu T, wówczas moduł sterujący CM inkrementuje zawartość licznika Ct (Fig. 2 i Fig. 3). Następnie moduł sterujący CM sprawdza nową zawartość licznika Ct. Jeżeli którykolwiek z bitów tego licznika ma wartość zero, co oznacza, iż stan licznika nie osiągnął swej maksymalnej wartości, wówczas moduł sterujący CM rozpoczyna odmierzanie kolejnego interwału licznikowego Cl (Fig. 2). W tym celu moduł sterujący CM wybiera inny kondensatorów licznikowych Cn-r niż ładowany bezpośrednio wcześniej oraz przełącznik licznikowy Sn-r i wyjście licznikowe Pn-r przypisane temu kondensatorowi licznikowemu Cn-r. Przy pomocy sygnału z wybranego wyjścia licznikowego Pn-r moduł sterujący CM powoduje przełączenie wybranego przełącznika licznikowego Sn-r w pierwsze położenie, a zatem połączenie górnej okładki wybranego kondensatora licznikowego Cn-r z wyjściem źródła prądowego referencyjnego Ir i tym samym rozpoczęcie ładowania wybranego kondensatora licznikowego Cn-r. Moduł sterujący CM powtarza czynności związane z odmierzaniem interwałów licznikowych Cl aż do zakończenia odmierzania interwału licznikowego Cl, podczas którego moduł sterujący CM wykryje koniec przetwarzanego interwału czasu T (Fig. 2) lub gdy po inkrementacji zawartości licznika Ct moduł sterujący CM sprawdzi, iż nowa zawartość licznika Ct składa się wyłącznie z bitów o wartości jeden (Fig. 3).

W obu wymienionych przypadkach najbardziej znaczącym r bitom bn-i, ..., bn-r wyjściowego słowa cyfrowego B moduł sterujący CM przypisuje ostateczną wartość za pomocą wyjść r-bitowego licznika Ct. Jednocześnie moduł sterujący rozpoczyna precyzyjne odmierzanie końcowego fragmentu ERT odcinka czasu referencyjnego RT metodą kompensacji wagowej (Fig. 2 i Fig. 3). Moduł sterujący CM wybiera wpierw z zestawu kondensatorów CS kondensator Cz, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów Cn-r-i,..., Co zestawu kondensatorów CS. Następnie moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Pz przełączenie przełącznika zestawu Sz w pierwsze położenie i tym samym połączenie górnej okładki kondensatora Cz z wyjściem źródła prądowego referencyjnego Ir. Moduł sterujący CM rozpoczyna odmierzanie interwału referencyjnego. Napięcie referencyjne Ur narastające na kondensatorze Cx, ładowanym za pomocą źródła prądowego referencyjnego Ir, porównuje się za pomocą komparatora referencyjnego Kr z napięciem progowym Uth. Gdy napięcie referencyjne Ur osiągnie wielkość napięcia progowego Uth, wówczas, na podstawie sygnału wyjściowego komparatora referencyjnego Kr, moduł sterujący CM kończy odmierzanie interwału referencyjnego. W tym celu moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Px przełączenie przełącznika zestawu Sx w drugie położenie i tym samym odłączenie górnej okładki kondensatora Cx od wyjścia źródła prądowego referencyjnego Ir oraz jednoczesne połączenie górnej okładki kondensatora Cx z masą układu, wymuszając całkowite rozładowanie tego kondensatora. Równocześnie moduł sterujący CM przypisuje bitowi bx wartość jeden, jeżeli podczas ładowania za pomocą źródła prądowego referencyjnego Ir kondensatora Cx nie rozpoczęto ładowania kolejnego kondensatora za pomocą źródła prądowego sygnałowego Is. W przeciwnym przypadku moduł sterujący CM przypisuje bitowi bx wartość zero. Jednocześnie moduł sterujący CM rozpoczyna odmierzanie kolejnego interwału referencyjnego. W tym celu moduł sterujący CM wybiera z zestawu kondensatorów CS kondensator Cz, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów Cn-r-i,..., Co zestawu kondensatorów CS. Następnie moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Pz przełączenie przełącznika zestawu Sz w pierwsze położenie, a zatem połączenie górnej okładki kondensatora Cz z wyjściem źródła prądowego referencyjnego Ir i tym samym rozpoczęcie ładowania tego kondensatora. Czynności te powtarza się aż do momentu t3 zakończenia odmierzania odcinka czasu referencyjnego RT.

W chwili t2 wykrycia końca przetwarzanego interwału czasu T przez moduł sterujący CM, sygnalizowanego na wejściu przetwarzanego interwału czasu In, moduł sterujący CM rozpoczyna precyzyjne odmierzanie odcinka czasu sygnałowego ST metodą kompensacji wagowej (Fig. 2 i Fig. 3). Moduł sterujący CM wybiera wpierw z zestawu kondensatorów CS kondensator Cz, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów Cn-r-i,..., Co zestawu kondensatorów CS. Następnie moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Pz przełączenie przełącznika zestawu Sz w trzecie położenie i tym samym połączenie górnej okładki kondensatora Cz z wyjściem źródła prądowego sygnałowego Is. Jednocześnie, przy pomocy sygnału z wyjścia sygnałowego Ps, moduł sterujący CM powoduje włączenie źródła prądowego sygnałowego Is. Moduł sterujący CM rozpoczyna odmierzanie interwału referencyjnego. Napięcie sygnałowe Us narastające na kondensatorze Cy, ładowanym za pomocą źródła prądowego sygnałowego Is, porównuje się za pomocą komparatora sygnałowego Ks z napięciem progowym Uth. Gdy napięcie sygnałowe Us osiągnie wielkość napięcia progowego Uth, wówczas, na podstawie sygnału wyjściowego komparatora sygnałowego Ks, moduł sterujący CM kończy odmierzanie interwału referencyjnego. W tym celu moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Py przełączenie przełącznika zestawu Sy w drugie położenie i tym samym odłączenie górnej okładki kondensatora Cy od wyjścia źródła prądowego sygnałowego Is oraz jednoczesne połączenie górnej okładki kondensatora Cy z masą układu, wymuszając całkowite rozładowanie tego kondensatora. Równocześnie moduł sterujący CM przypisuje bitowi by wartość jeden, jeżeli podczas ładowania za pomocą źródła prądowego sygnałowego Is kondensatora Cy rozpoczęto ładowania kolejnego kondensatora za pomocą źródła prądowego referencyjnego Ir. W przeciwnym przypadku moduł sterujący CM przypisuje bitowi by wartość zero. Jednocześnie moduł sterujący CM rozpoczyna odmierzanie kolejnego interwału referencyjnego. W tym celu moduł sterujący CM wybiera z zestawu kondensatorów CS kondensator Cz, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów Cn-r-i, ., Co zestawu kondensatorów CS. Następnie moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Pz przełączenie przełącznika zestawu Sz w trzecie położenie, a zatem połączenie górnej okładki kondensatora Cz z wyjściem źródła prądowego sygnałowego Is i tym samym rozpoczęcie ładowania tego kondensatora. Czynności te powtarza się aż do momentu t3 zakończenia odmierzania odcinka czasu sygnałowego ST.

Odmierzanie odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST moduł sterujący CM kończy w chwili t3 (Fig. 2 i Fig. 3), gdy podczas ładowania kondensatora Co o najmniejszej pojemności w zestawie kondensatorów CS moduł sterujący CM wykryje, albo na podstawie sygnału wyjściowego komparatora referencyjnego Kr, że napięcie referencyjne Ur narastające na kondensatorze Cx ładowanym za pomocą źródła prądowego referencyjnego Ir jest równe napięciu progowemu Uth, albo na podstawie sygnału wyjściowego komparatora sygnałowego Ks, że napięcie sygnałowe Us narastające na kondensatorze Cy ładowanym za pomocą źródła prądowego sygnałowego Is jest równe napięciu progowemu Uth. Moduł sterujący CM przy pomocy sygnału z wyjścia referencyjnego Pr powoduje wówczas wyłączenie źródła prądowego referencyjnego Ir i jednocześnie przy pomocy sygnału z wyjścia sygnałowego Ps moduł sterujący CM powoduje wyłączenie źródła prądowego sygnałowego Is. Przy pomocy sygnałów z wyjść sterujących P_n-r-i,..., Po moduł sterujący CM powoduje przełączenie przełączników zestawu S_n-r-i, ., So w drugie położenie i tym samym połączenie górnych okładek wszystkich kondensatorów Cn-r-i, ., Co zestawu kondensatorów CS z masą układu, wymuszając całkowite rozładowanie wszystkich kondensatorów Cn-r-i, ., Co zestawu kondensatorów CS. Równocześnie moduł sterujący CM powoduje przełączenie obu przełączników licznikowych Sn-r w drugie położenie i tym samym połączenie górnych okładek obu kondensatorów licznikowych Cn-r z masą układu, wymuszając całkowite rozładowanie obu kondensatorów licznikowych Cn-r. Następnie moduł sterujący CM wprowadza wyjście zakończenia przetwarzania RDY w stan aktywny. Jednocześnie moduł sterujący CM rozpoczyna kontrolowanie stanu wejścia przetwarzanego interwału czasu In w celu wykrycia początku kolejnego przetwarzanego interwału czasu T.

Bezzegarowe i bezpośrednie przetwarzanie interwału czasu na słowo cyfrowe, realizowane według wynalazku w drugim przykładowym układzie, różni się od realizowanego w pierwszym przykładowym układzie tym, że w czasie odmierzania początkowego fragmentu SRT odcinka czasu referencyjnego RT modułu sterującego CM przy pomocy sygnału z wyjść referencyjnego Pr utrzymuje wydajność źródła prądowego referencyjnego Ir na wartości pięciokrotnie mniejszej od wydajności źródła prądowego sygnałowego Is. Natomiast w czasie odmierzania końcowego fragmentu ERT odcinka czasu referencyjnego RT modułu sterującego CM przy pomocy sygnału z wyjść referencyjnego Pr utrzymuje wydajność źródła prądowego referencyjnego Ir na wartości równej wydajności źródła prądowego sygnałowego Is.

Claims (5)

1. Układ do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, zawierający moduł sterujący wyposażony w wejście przetwarzanego interwału czasu, wyjście zakończenia przetwarzania, wejście referencyjne połączone z wyjściem komparatora referencyjnego i wejście sygnałowe połączone z wyjściem komparatora sygnałowego oraz wyjście referencyjne połączone z wejściem sterującym źródła prądowego referencyjnego i wyjście sygnałowe połączone z wejściem sterującym źródła prądowego sygnałowego, a także wyjścia sterujące połączone z wejściami sterującymi przełączników zestawu oraz wyjście n-bitowego wyjściowego słowa cyfrowego, zawierającego r najbardziej znaczących bitów oraz n-r najmniej znaczących bitów, gdzie r jest stopniem linearyzacji, a ponadto wejście nieodwracające komparatora referencyjnego jest połączone z szyną referencyjną oraz wyjściem źródła prądowego referencyjnego, którego wejście jest połączone z napięciem zasilania, a wejście odwracające komparatora referencyjnego jest połączone z napięciem progowym, zaś wejście nieodwracające komparatora sygnałowego jest połączone z szyną sygnałową oraz wyjściem źródła prądowego sygnałowego, którego wejście jest połączone z napięciem zasilania, a wejście odwracające komparatora sygnałowego jest połączone z napięciem progowym oraz wejściem odwracającym komparatora referencyjnego, natomiast zestaw kondensatorów zawiera n-r kondensatorów, przy czym pojemność każdego kolejnego kondensatora zestawu kondensatorów jest dwukrotnie mniejsza od pojemności kondensatora bezpośrednio go poprzedzającego, zaś dolna okładka każdego kondensatora zestawu kondensatorów jest połączona z masą układu, a górna okładka każdego kondensatora zestawu kondensatorów jest połączona ze stykiem ruchomym przełącznika zestawu przypisanego temu kondensatorowi, przy czym pierwszy styk nieruchomy każdego przełącznika zestawu jest połączony z szyną referencyjną, drugi styk nieruchomy każdego przełącznika zestawu jest połączony z masą układu, zaś trzeci styk nieruchomy każdego przełącznika zestawu jest połączony z szyną sygnałową, znamienny tym, że moduł sterujący (CM) zawiera r-bitowy licznik (Ct), którego wyjścia są połączone z wyjściami r najbardziej znaczących bitów (bn-i,..., bn-r) wyjściowego słowa cyfrowego (B), a ponadto moduł sterujący (CM) jest wyposażony w wyjścia licznikowe (Pn-r), z których każde jest połączone z wejściem sterującym innego przełącznika licznikowego (Sn-r), natomiast ze stykiem ruchomym każdego przełącznika licznikowego (Sn-r) jest połączona górna okładka innego kondensatora licznikowego (Cn-r), zaś pierwszy styk nieruchomy każdego przełącznika licznikowego (Sn-r) jest połączony z szyną referencyjną R, a drugi styk nieruchomy każdego przełącznika licznikowego (Sn-r) jest połączony z masą układu, z którą połączona jest także dolna okładka każdego kondensatora licznikowego (Cn-r), przy czym pojemność każdego kondensatora licznikowego (Cn-r) jest taka sama.

2. Układ według zastrz. 1, znamienny tym, że stopień linearyzacji r jest liczbą naturalną, większą od jeden i mniejszą od liczby n bitów (bn-i, ., bn-r, bn-r-i, ., b0) wyjściowego słowa cyfrowego (B).

3. Układ według zastrz. 2, znamienny tym, że zawiera dwa kondensatory licznikowe (Cn-r).

4. Układ według zastrz. 3, znamienny tym, że wydajność źródła prądowego referencyjnego (Ir) jest taka sama jak wydajność źródła prądowego sygnałowego (Is) i jednocześnie pojemność każdego kondensatora licznikowego (Cn-r) jest dwukrotnie większa od pojemności kondensatora (Cn-r-1) o największej pojemności w zestawie kondensatorów (CS).

5. Układ według zastrz. 3, znamienny tym, że wydajność źródła prądowego referencyjnego (Ir) jest regulowana i utrzymywana za pomocą modułu sterującego (CM) na wartości k-krotnie mniejszej od wydajności źródła prądowego sygnałowego (Is) lub równej wydajności źródła prądowego sygnałowego (Is) i jednocześnie pojemność każdego kondensatora licznikowego (Cn-r) jest k-krotnie mniejsza od podwojonej pojemności kondensatora (Cn-r-1) o największej pojemności w zestawie kondensatorów (CS).