PL220475B1 - Układ do bezzegarowego przetwarzania interwału czasu na słowo cyfrowe - Google Patents

Description

Opis wynalazku

Przedmiotem wynalazku jest układ do bezzegarowego przetwarzania interwału czasu na słowo cyfrowe, znajdujący zastosowanie w systemach kontrolno-pomiarowych.

Znany jest z opisu polskiego zgłoszenia P-392925 układ do asynchronicznego przetwarzania interwału czasu na słowo cyfrowe. Układ ten zawiera zespół kondensatorów, którego wejścia sterujące są połączone z zestawem wyjść sterujących modułu sterującego. Moduł sterujący jest wyposażony w wyjście słowa cyfrowego, wyjście zakończenia przetwarzania, wejście interwału czasu oraz dwa wejścia sterujące. Pierwsze wejście sterujące jest połączone z wyjściem pierwszego komparatora, którego wejścia są połączone z jedną parą wyjść zespołu kondensatorów, a drugie wejście sterujące jest połączone z wyjściem drugiego komparatora, którego wejścia są połączone z drugą parą wyjść zespołu kondensatorów. Ponadto do zespołu kondensatorów jest podłączone źródło napięcia zasilania, źródło napięcia pomocniczego i źródło napięcia odniesienia, dwa sterowane źródła prądowe, których wejścia sterujące są połączone odpowiednio z wyjściami sterującymi modułu sterującego oraz kondensator próbkujący.

Zespół kondensatorów zawiera łączniki, przełączniki oraz zestaw kondensatorów, których liczba jest równa liczbie bitów słowa cyfrowego, a pojemność każdego kondensatora o kolejnym indeksie jest dwukrotnie większa od pojemności kondensatora bezpośrednio go poprzedzającego. Górna okładka kondensatora próbkującego i każdego kondensatora zespołu kondensatorów jest łączona z pierwszą szyną, poprzez pierwszy łącznik, i/lub z drugą szyną, poprzez drugi łącznik, a dolna okładka, poprzez przełącznik, jest łączona z masą układu lub ze źródłem napięcia pomocniczego. Pierwsza szyna jest łączona z masą układu poprzez łącznik pierwszej szyny oraz jest połączona z wejściem nieodwracającym drugiego komparatora, którego wejście odwracające jest połączone ze źródłem napięcia odniesienia. Druga szyna jest połączona z wejściem odwracającym pierwszego komparatora, którego wejście nieodwracające jest połączone ze źródłem napięcia pomocniczego.

Wejścia sterujące pierwszych łączników i przełączników zespołu kondensatorów są ze sobą sprzężone, odpowiednio, i są połączone, odpowiednio, z wyjściami sterującymi modułu sterującego, a wejścia sterujące drugich łączników oraz łącznika pierwszej szyny są połączone odpowiednio z wyjściami sterującymi modułu sterującego.

Pierwszy biegun pierwszego źródła prądowego jest połączony ze źródłem napięcia zasilającego, a drugi biegun pierwszego źródła prądowego jest połączony z pierwszą szyną, z którą jest połączony również drugi biegun drugiego źródła prądowego. Pierwszy biegun drugiego źródła prądowego jest połączony z drugą szyną.

W jednym z wariantów opisanego układu kondensator próbkujący o pojemności nie mniejszej od pojemności kondensatora o największej pojemności w zespole kondensatorów, jest łączony równolegle z kondensatorem o największej pojemności w zespole kondensatorów. Przetwarzanie interwału czasu na słowo cyfrowe jest realizowane za pomocą modułu sterującego, przez zmiany stanów sygnałów z odpowiednich wyjść sterujących.

Układ, według wynalazku, zawiera zespół redystrybucji, którego wejścia sterujące są połączone z wyjściami sterującymi modułu sterującego. Moduł sterujący jest wyposażony w wyjście słowa cyfrowego, wyjście zakończenia przetwarzania, wejście interwału czasu oraz pierwsze wejście sterujące, połączone z wyjściem pierwszego komparatora i drugie wejście sterujące, połączone z wyjściem drugiego komparatora. Do zespołu redystrybucji jest podłączone źródło napięcia pomocniczego, sekcja kondensatora próbkującego i drugie sterowane źródło prądowe, którego wejście sterujące jest połączone z wyjściem sterującym drugim źródłem prądowym. Pierwszy biegun drugiego źródła prądowego jest połączony z szyną źródłową, a drugi biegun drugiego źródła prądowego jest połączony z szyną docelową. Źródło napięcia zasilającego jest połączone z pierwszym biegunem pierwszego źródła prądowego, którego wejście sterujące jest połączone z wyjściem sterującym pierwszym źródłem prądowym. Zespół redystrybucji zawiera sekcje, których liczba jest równa liczbie bitów słowa cyfrowego. Sekcja kondensatora próbkującego i każda sekcja zespołu redystrybucji zawiera łącznik źródłowy, łącznik docelowy, przełącznik masy i co najmniej jeden kondensator. Górna okładka kondensatora próbkującego i każdego kondensatora zespołu redystrybucji jest łączona z szyną źródłową, poprzez łącznik źródłowy, i/lub z szyną docelową, poprzez łącznik docelowy, a dolna okładka, poprzez przełącznik masy, jest łączona z masą układu lub ze źródłem napięcia pomocniczego. W zespole redystrybucji pojemność każdego kondensatora o kolejnym indeksie jest dwukrotnie większa od pojemności kondensatora bezpośrednio go poprzedzającego. Szyna docelowa jest łączona z masą układu

PL 220 475 B1 poprzez łącznik szyny docelowej oraz jest połączona z wejściem nieodwracającym drugiego komparatora, którego wejście odwracające jest połączone ze źródłem napięcia odniesienia. Szyna źródłowa jest połączona z wejściem odwracającym pierwszego komparatora, którego wejście nieodwracające jest połączone ze źródłem napięcia pomocniczego. Wejścia sterujące łączników źródłowych oraz łącznika szyny docelowej są połączone, odpowiednio, z wyjściami sterującymi modułu sterującego. Wejścia sterujące łączników docelowych i przełączników masy są ze sobą sprzężone, odpowiednio, i są połączone, odpowiednio, z wyjściami sterującymi modułu sterującego.

Istotną nowością układu jest to, że drugi biegun pierwszego źródła prądowego jest połączony z sekcją kondensatora próbkującego, która zawiera dodatkowy kondensator próbkujący oraz przełączniki górnych okładek i przełączniki dolnych okładek. Górne okładki kondensatora próbkującego i dodatkowego kondensatora próbkującego są łączone poprzez przełączniki górnych okładek z łącznikiem źródłowym i łącznikiem docelowym lub z drugim biegunem pierwszego źródła prądowego. Dolne okładki kondensatora próbkującego i dodatkowego kondensatora próbkującego są łączone poprzez przełączniki dolnych okładek z przełącznikiem masy lub z masą układu. Wejścia sterujące przełączników górnych okładek oraz przełączników dolnych okładek są ze sobą sprzężone i są połączone z wyjściem sterującym przełącznikami okładek.

Korzystne jest, jeżeli co najmniej jedna sekcja zespołu redystrybucji zawiera dodatkowy kondensator oraz przełączniki górnych okładek i przełączniki dolnych okładek. Górne okładki kondensatora i dodatkowego kondensatora takiej sekcji są łączone poprzez przełączniki górnych okładek z łącznikiem źródłowym i łącznikiem docelowym lub z drugim biegunem pierwszego źródła prądowego. Dolne okładki kondensatora i dodatkowego kondensatora takiej sekcji są łączone poprzez przełączniki dolnych okładek z przełącznikiem masy lub z masą układu. Wejścia sterujące przełączników górnych okładek i przełączników dolnych okładek są ze sobą sprzężone i są połączone z wyjściem sterującym przełącznikami okładek.

Korzystne jest, jeżeli pojemności kondensatora próbkującego i dodatkowego kondensatora próbkującego są nie mniejsze od pojemności kondensatora o największej pojemności w zespole redystrybucji.

Korzystne jest także, jeżeli dodatkowy kondensator zespołu redystrybucji ma pojemność równą, odpowiednio, pojemności kondensatora zespołu redystrybucji.

Zaletą układu, według wynalazku, zawierającego dodatkowy kondensator próbkujący jest możliwość przetwarzania na słowo cyfrowe dwóch kolejnych interwałów czasu, bez konieczności wprowadzania pomiędzy nie przerwy służącej do realizowania procesu redystrybucji zgromadzonego ładunku elektrycznego oraz fazy relaksacji. Gromadzenie w dodatkowym kondensatorze próbkującym porcji ładunku elektrycznego odwzorowującej drugi z przetwarzanych interwałów czasu jest wykonywane równocześnie z realizowaniem procesu redystrybucji porcji ładunku zgromadzonej w kondensatorze próbkującym i reprezentującej pierwszy interwał czasu. Dzięki temu wyniki każdego z pomiarów są podawane z minimalnym opóźnieniem, równym czasowi realizowania procesu redystrybucji. Ponadto, wykonywanie czynności związanych z przetwarzaniem obu interwałów czasu przez ten sam moduł sterujący, zespół redystrybucji oraz zestaw komparatorów i źródeł prądowych przyczynia się do zredukowania ilości energii pobieranej przez układ w przeliczeniu na pojedynczy proces przetwarzania, podnosząc jego sprawność energetyczną.

Zastosowanie dodatkowego kondensatora o największej pojemności w zespole redystrybucji umożliwia dwukrotne zmniejszenie wymaganej pojemności dodatkowego kondensatora próbkującego i tym samym istotne ograniczenie powierzchni zajmowanej przez przetwornik wykonany w postaci monolitycznego układu scalonego. Dzięki równoległemu łączeniu dodatkowego kondensatora próbującego z dodatkowym kondensatorem o największej pojemności w zespole redystrybucji maksymalna wielkość napięcia pojawiającego się na dodatkowym kondensatorze próbkującym o zredukowanej pojemności nie ulega zwiększeniu. Ponadto, czas realizowania procesu redystrybucji ładunku elektrycznego zgromadzonego w dodatkowym kondensatorze próbkującym i łączonym z nim równolegle dodatkowym kondensatorze o największej pojemności w zespole redystrybucji jest krótszy o co najmniej 25%.

Przedmiot wynalazku jest objaśniony w przykładach wykonania na rysunku, na którym przedstawiono układ w różnych etapach procesu przetwarzania, a zatem różnych stanach łączników i przełączników:

Fig. 1 - schemat układu w stanie relaksacji, przed rozpoczęciem procesu przetwarzania;

Fig. 2 - schemat układu podczas gromadzenia ładunku w kondensatorze próbkującym C_n;

PL 220 475 B1

Fig.	3 -
Fig.	4 -
Fig.	5 -
Fig.	6 -
Fig.	7 -
Fig.	8 -
Fig.	9 -
Fig.	10 -
Fig.	11 -

schemat układu w chwili rozpoczęcia redystrybucji ładunku zgromadzonego w kondensatorze próbkującym Cn; przykładowa sekwencja przetwarzanych interwałów czasu; przykładowa sekwencja przetwarzanych interwałów czasu, występujących bezpośrednio po sobie;

schemat układu podczas przenoszenia ładunku z kolejnego kondensatora źródłowego Ci do kondensatora docelowego Ck;

schemat układu w chwili rozpoczęcia redystrybucji ładunku zgromadzonego w dodatkowym kondensatorze próbkującym CnA; schemat układu w stanie relaksacji przed rozpoczęciem procesu przetwarzania; schemat układu podczas gromadzenia ładunku w kondensatorze próbkującym Cn i łączonym z nim równolegle kondensatorze Cn-1; schemat układu w chwili rozpoczęcia redystrybucji ładunku zgromadzonego w kondensatorze próbkującym Cn i kondensatorze Cn-1;

Fig. 11 - schemat układu w chwili rozpoczęcia redystrybucji ładunku zgromadzonego w dodatkowym kondensatorze próbkującym CnA i dodatkowym kondensatorze Cn-1A.

Zgodnie z wynalazkiem układ do bezzegarowego przetwarzania interwału czasu na słowo cyfrowe zawiera zespół redystrybucji A, którego wejścia sterujące są połączone z wyjściami sterującymi modułu sterującego CM. Moduł sterujący CM jest wyposażony w wyjście słowa cyfrowego B, wyjście zakończenia przetwarzania OutR, wejście interwału czasu InT oraz pierwsze wejście sterujące In1, połączone z wyjściem pierwszego komparatora K1 i drugie wejście sterujące In2, połączone z wyjściem drugiego komparatora K2. Do zespołu redystrybucji A jest podłączone źródło napięcia pomocniczego U_H, sekcja kondensatora próbkującego A_n i drugie sterowane źródło prądowe J o wydajności dwukrotnie większej od wydajności pierwszego źródła prądowego I. Wejście sterujące drugiego źródła prądowego J jest połączone z wyjściem sterującym drugim źródłem prądowym AJ. Pierwszy biegun drugiego źródła prądowego J jest połączony z szyną źródłową H, a drugi biegun drugiego źródła prądowego J jest połączony z szyną docelową L. Źródło napięcia zasilającego U_DD jest połączone z pierwszym biegunem pierwszego źródła prądowego I, którego wejście sterujące jest połączone z wyjściem sterującym pierwszym źródłem prądowym AI. Zespół redystrybucji zawiera sekcje, których liczba n jest równa liczbie bitów słowa cyfrowego. Sekcja kondensatora próbkującego An i sekcje zespołu redystrybucji A zawierają łączniki źródłowe S_Hn; S_Hn-1, S_Hn-2, S_H1, S_H0, łączniki docelowe S_Ln; SLn-1, SLn-2, .... Sl1, Sl0, przełączniki masy SGn; SGn-1, SGn-2, .... Sg1, Sg0, i kondensatory Cn; Cn-1, C_n-2, ., C1, C0. Górne okładki kondensatorów Cn-1, Cn-2, C1, C0 zespołu redystrybucji są połączone z szyną źródłową H, poprzez łączniki źródłowe S_Hn-1, S_Hn-2, S_H1, S_H0 i z szyną docelową L, poprzez łączniki docelowe S_Ln-1, S_Ln-2, S_L1, S_L0, a dolne okładki tych kondensatorów, poprzez przełączniki masy S_Gn-1, S_Gn-2, S_G1, S_G0, są połączone z masą układu oraz ze źródłem napięcia pomocniczego U_H. W zespole redystrybucji A pojemność każdego kondensatora Cn-1, Cn-2, C1, C0 o kolejnym indeksie jest dwukrotnie większa od pojemności kondensatora bezpośrednio go poprzedzającego. Pojemność kondensatora próbkującego Cn jest dwukrotnie większa od pojemności kondensatora Cn-1 o największej pojemności w zespole redystrybucji. Każdemu kondensatorowi Cn-1, Cn-2, ..., C1, C0 zespołu redystrybucji jest przyporządkowany, odpowiednio, bit bn-1, bn-2, b1, b0 słowa cyfrowego. Szyna docelowa L jest połączona z masą układu poprzez łącznik szyny docelowej SGall oraz z wejściem nieodwracającym drugiego komparatora K2, którego wejście odwracające jest połączone ze źródłem napięcia odniesienia U_L. Szyna źródłowa H jest połączona z wejściem odwracającym pierwszego komparatora K1, którego wejście nieodwracające jest połączone ze źródłem napięcia pomocniczego U_H. Wejścia sterujące łączników źródłowych S_Hn; S_Hn-1, S_Hn-2, SH₁, S_H0 oraz łącznika szyny docelowej S_Gall są połączone, odpowiednio, z wyjściami sterującymi D_n; D_n-1, D_n-2, ..., D₁, D_0; D_all. Wejścia sterujące łączników docelowych S_Ln; S_Ln-1, S_Ln-2, ..., S_L1, S_L0 i przełączników masy S_Gn; S_Gn-1, S_Gn-2, S_G1, S_G0 są ze sobą sprzężone, odpowiednio, i są połączone, odpowiednio, z wyjściami sterującymi l_n; l_n-1, l_n-2, ..., l₁, l₀.

Drugi biegun pierwszego źródła prądowego I jest połączony z sekcją kondensatora próbkującego An, która zawiera dodatkowy kondensator próbkujący CnA oraz przełączniki górnych okładek STn, S_TnA i przełączniki dolnych okładek S_Bn, S_BNa. Pojemność dodatkowego kondensatora próbkującego CnA jest równa pojemności kondensatora próbkującego Cn. Górne okładki kondensatora próbkującego Cn i dodatkowego kondensatora próbkującego CnA są połączone, poprzez przełączniki górnych okładek S_Tn, S_TnA z łącznikiem źródłowym S_Hn i łącznikiem docelowym S_Ln oraz z drugim biegunem pierwPL 220 475 B1 szego źródła prądowego I. Dolne okładki kondensatora próbkującego Cn i dodatkowego kondensatora próbkującego CnA są połączone, poprzez przełączniki dolnych okładek SBn, SBnA z przełącznikiem masy S_Gn oraz z masą układu. Wejścia sterujące przełączników górnych okładek S_Tn, S_TnA oraz przełączników dolnych okładek SBn, SBnA są ze sobą sprzężone i są połączone z wyjściem sterującym przełącznikami okładek Ac. Łącznik źródłowy SHn jest połączony z szyną źródłową H, łącznik docelowy SLn jest połączony z szyną docelową L, a przełącznik masy SGn jest połączony z masą układu oraz ze źródłem napięcia pomocniczego U_H.

W innym przykładowym rozwiązaniu sekcja kondensatora Cn-1 o największej pojemności w zespole redystrybucji zawiera dodatkowy kondensator Cn-1A o największej pojemności w zespole redystrybucji oraz przełączniki górnych okładek STn-1, STn-1A i przełączniki dolnych okładek SBn-1, SBn-1A. Dodatkowy kondensator Cn-1A o największej pojemności w zespole redystrybucji ma pojemność równą pojemności kondensatora Cn-1 o największej pojemności w zespole redystrybucji. Górne okładki kondensatora Cn-1 o największej pojemności w zespole redystrybucji i dodatkowego kondensatora Cn-1A o największej pojemności w zespole redystrybucji są połączone, poprzez przełączniki górnych okładek STn-1, STn-1A z łącznikiem źródłowym SHn-1 i łącznikiem docelowym SLn-1 oraz z drugim biegunem pierwszego źródła prądowego I. Dolne okładki kondensatora Cn-1 o największej pojemności w zespole redystrybucji i dodatkowego kondensatora Cn-1A o największej pojemności w zespole redystrybucji są połączone, poprzez przełączniki dolnych okładek SBn-1 SBn-1A z przełącznikiem masy SGn-1 oraz z masą układu. Wejścia sterujące przełączników górnych okładek STn-1, STn-1A i przełączników dolnych okładek SBn-1, SBn-1A są ze sobą sprzężone i są połączone z wyjściem sterującym przełącznikami okładek Ac.

Przetwarzanie interwału czasu na słowo cyfrowe realizowane, według wynalazku, w pierwszym przykładowym układzie jest następujące. Przed rozpoczęciem pierwszego procesu przetwarzania interwału czasu na słowo cyfrowe o liczbie bitów równej n moduł sterujący CM wprowadza wyjście zakończenia przetwarzania OutR w stan nieaktywny. Przy pomocy sygnału z wyjścia sterującego pierwszym źródłem prądowym AI moduł sterujący CM powoduje wyłączenie pierwszego źródła prądowego I, zaś przy pomocy sygnału z wyjścia sterującego drugim źródłem prądowym AJ powoduje wyłączenie drugiego źródła prądowego J. Przy pomocy sygnału z wyjścia sterującego przełącznikami okładek Ac moduł sterujący CM powoduje przełączenie przełączników górnych okładek STn, STnA oraz przełączników dolnych okładek SBn, SBnA i połączenie górnej okładki kondensatora próbkującego Cn z łącznikiem źródłowym S_Hn i łącznikiem docelowym S_Ln, połączenie górnej okładki dodatkowego kondensatora próbkującego CnA z drugim biegunem pierwszego źródła prądowego I, połączenie dolnej okładki kondensatora próbkującego Cn z przełącznikiem masy SGn oraz połączenie dolnej okładki dodatkowego kondensatora próbkującego CnA z masą układu. Następnie moduł sterujący CM wprowadza układ w stanie relaksacji, pokazanym na fig. 1. W tym celu moduł sterujący CM, przy pomocy sygnałów z wyjść sterujących D_n-1, D_n-2, ..., D₁, D₀ powoduje otwarcie łączników źródłowych S_Hn-1, S_Hn-2, S_H1, S_H0. Przy pomocy sygnałów z wyjść sterujących I_n; I_n-1, i_n-2, I₁, i₀ moduł sterujący CM powoduje zamknięcie łączników docelowych SLn; SLn-1, SLn-2, .., SL1, SL0 i połączenie górnych okładek kondensatora próbkującego Cn i wszystkich kondensatorów Cn-1, Cn-2, ., C1, C0 zespołu redystrybucji z szyną docelową L oraz przełączenie przełączników masy SGn; SGn-1, SGn-2, ., SG1, SG0 i połączenie dolnych okładek kondensatora próbkującego Cn i wszystkich kondensatorów Cn-1, Cn-2, ., C1, C0 zespołu redystrybucji z masą układu. Przy pomocy sygnału z wyjścia sterującego Dall moduł sterujący CM powoduje zamknięcie łącznika szyny docelowej SGall i połączenie szyny docelowej L z masą układu, wymuszając całkowite rozładowanie kondensatora próbkującego Cn i wszystkich kondensatorów Cn-1, Cn-2, ., C1, C0 zespołu redystrybucji. Jednocześnie, moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego D_n zamknięcie łącznika źródłowego S_Hn i połączenie szyny źródłowej H z szyną docelową L i z masą układu, uniemożliwiając pojawienie się na szynie źródłowej H potencjału o przypadkowej wielkości.

W chwili wykrycia przez moduł sterujący CM początku interwału czasu Tx, sygnalizowanego na wejściu interwału czasu InT, moduł sterujący CM wprowadza układ w stan pokazany na fig. 2. W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego przełącznikami okładek Ac, przełączenie przełączników górnych okładek STn, STnA oraz przełączników dolnych okładek SBn, SBnA i połączenie górnej okładki kondensatora próbkującego Cn z drugim biegunem pierwszego źródła prądowego I, połączenie górnej okładki dodatkowego kondensatora próbkującego CnA z łącznikiem źródłowym S_Hn i łącznikiem docelowym S_Ln, połączenie dolnej okładki kondensatora próbkującego Cn z masą układu oraz połączenie dolnej okładki dodatkowego kondensatora próbkującego CnA

PL 220 475 B1 z przełącznikiem masy SGn, wymuszając całkowite rozładowanie dodatkowego kondensatora próbkującego CnA. Następnie moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego pierwszym źródłem prądowym AI, włączenie pierwszego źródła prądowego I. Ładunek elektryczny dostarczany za pomocą pierwszego źródła prądowego I jest gromadzony w kondensatorze próbkującym Cn, który, jako jedyny, jest wówczas połączony z drugim biegunem pierwszego źródła prądowego I poprzez przełącznik górnej okładki STn.

W chwili wykrycia przez moduł sterujący CM końca interwału czasu Tx, sygnalizowanego na wejściu interwału czasu InT, moduł sterujący CM wprowadza układ w stan pokazany na fig. 3. W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego Dall, otwarcie łącznika szyny docelowej SGall i odłączenie szyny docelowej L od masy układu. Przy pomocy sygnałów z wyjść sterujących I_n; I_n-2, I₁, I₀ moduł sterujący CM powoduje otwarcie łączników docelowych S_Ln; S_Ln-2, S_L1, S_L0 i odłączenie górnych okładek dodatkowego kondensatora próbkującego C_nA i kondensatorów C_n-2, C₁, C₀ zespołu redystrybucji od szyny docelowej L oraz przełączenie przełączników masy S_Gn; SGn-2, ., SG1, SG0 i połączenie dolnych okładek dodatkowego kondensatora próbkującego CnA kondensatorów C_n-2, ..., C₁, C₀ zespołu redystrybucji ze źródłem napięcia pomocniczego U_H. Przy pomocy sygnału z wyjścia sterującego przełącznikami okładek Ac moduł sterujący CM powoduje przełączenie przełączników górnych okładek STn, STnA oraz przełączników dolnych okładek SBn, SBnA i połączenie górnej okładki kondensatora próbkującego Cn z łącznikiem źródłowym SHn i łącznikiem docelowym SLn, połączenie górnej okładki dodatkowego kondensatora próbkującego CnA z drugim biegunem pierwszego źródła prądowego I, połączenie dolnej okładki kondensatora próbkującego Cn z przełącznikiem masy SGn oraz połączenie dolnej okładki dodatkowego kondensatora próbkującego CnA z masą układu.

W przypadku pokazanym na fig. 4, gdy wykryty przez moduł sterujący CM koniec interwału czasu Tx nie wyznacza jednocześnie początku następnego interwału czasu Tx+1, moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego pierwszym źródłem prądowym AI, wyłączenie pierwszego źródła prądowego I. W chwili wykrycia przez moduł sterujący CM początku następnego interwału czasu Tx+1, sygnalizowanego na wejściu interwału czasu InT, moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego pierwszym źródłem prądowym AI, ponowne włączenie pierwszego źródła prądowego I. Ładunek elektryczny dostarczany za pomocą pierwszego źródła prądowego I jest gromadzony w dodatkowym kondensatorze próbkującym CnA, który, jako jedyny, jest wówczas połączony z drugim biegunem pierwszego źródła prądowego I poprzez przełącznik górnej okładki STnA.

W przypadku pokazanym na fig. 5, gdy wykryty przez moduł sterujący CM koniec interwału czasu Tx wyznacza jednocześnie początek następnego interwału czasu Tx+1, ładunek elektryczny dostarczany nadal za pomocą pierwszego źródła prądowego I jest gromadzony w dodatkowym kondensatorze próbkującym C_nA, który jako jedyny, jest wówczas połączony z drugim biegunem pierwszego źródła prądowego I poprzez przełącznik górnej okładki STn.

W obu przypadkach moduł sterujący CM wprowadza wyjście zakończenia przetwarzania OutR w stan nieaktywny oraz przypisuje wszystkim bitom b_n-1, b_n-2, .... b₁, b₀ słowa cyfrowego wartość początkową zero. Następnie moduł sterujący CM przypisuje funkcję kondensatora źródłowego Ci kondensatorowi próbkującemu Cn przez wpisanie do rejestru indeksu źródłowego wartości indeksu kondensatora próbkującego. Jednocześnie moduł sterujący CM przypisuje funkcję kondensatora docelowego Ck kondensatorowi Cn-1 o największej pojemności w zespole redystrybucji przez wpisanie do rejestru indeksu docelowego wartości indeksu kondensatora o największej pojemności w zespole redystrybucji. Następnie moduł sterujący CM rozpoczyna realizowanie procesu redystrybucji zgromadzonego ładunku elektrycznego. W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego drugim źródłem prądowym AJ włączenie drugiego źródła prądowego J. Ładunek elektryczny zgromadzony w kondensatorze źródłowym Ci jest przenoszony za pomocą drugiego źródła prądowego J poprzez szynę źródłową H i szynę docelową L do kondensatora docelowego C_k, przy czym w trakcie przenoszenia ładunku napięcie Ui na kondensatorze źródłowym stopniowo maleje i jednocześnie napięcie U_k na kondensatorze docelowym stopniowo rośnie.

W przypadku, gdy podczas przenoszenia ładunku elektrycznego napięcie U_k na aktualnym kondensatorze docelowym osiągnie wielkość napięcia odniesienia U_L, wówczas, na podstawie sygnału wyjściowego drugiego komparatora K2, moduł sterujący CM przypisuje odpowiedniemu bitowi b_k słowa cyfrowego wartość jeden. Przy pomocy sygnału z wyjścia sterującego I_k moduł sterujący CM powoduje otwarcie łącznika docelowego S_Lk i odłączenie górnej okładki kondensatora docelowego C_k od

PL 220 475 B1 szyny docelowej L oraz równoczesne przełączenie przełącznika masy S_Gk i połączenie dolnej okładki kondensatora docelowego C_k ze źródłem napięcia pomocniczego U_H. Następnie moduł sterujący CM przypisuje funkcję kondensatora docelowego C_k następnemu w kolejności kondensatorowi zespołu redystrybucji A o pojemności dwukrotnie mniejszej od pojemności kondensatora, który pełnił tę funkcję bezpośrednio wcześniej, przez zmniejszenie o jeden zawartości rejestru indeksu docelowego. Przy pomocy sygnału z wyjścia sterującego I_k moduł sterujący CM powoduje zamknięcie łącznika docelowego S_Lk i połączenie górnej okładki nowego kondensatora docelowego C_k z szyną docelową L oraz równoczesne przełączenie przełącznika masy S_Gk i połączenie dolnej okładki kondensatora docelowego C_k z masą układu.

W przypadku, gdy podczas przenoszenia ładunku elektrycznego napięcie Ui na kondensatorze źródłowym osiągnie wartość zero, wówczas, na podstawie sygnału wyjściowego pierwszego komparatora K1, moduł sterujący CM, przy pomocy sygnału z wyjścia sterującego Di, powoduje otwarcie łącznika źródłowego SHi i odłączenie górnej okładki kondensatora źródłowego Ci od szyny źródłowej H. Przy pomocy sygnału z wyjścia sterującego Ik moduł sterujący CM powoduje otwarcie łącznika docelowego SLk i odłączenie górnej okładki kondensatora docelowego Ck od szyny docelowej L oraz równoczesne przełączenie przełącznika masy SGk i połączenie dolnej okładki kondensatora docelowego Ck ze źródłem napięcia pomocniczego UH. Następnie moduł sterujący CM przypisuje funkcję kondensatora źródłowego Ci kondensatorowi, który do tej pory pełnił funkcję kondensatora docelowego Ck przez wpisanie aktualnej zawartości rejestru indeksu docelowego do rejestru indeksu źródłowego. Przy pomocy sygnału z wyjścia sterującego Di moduł sterujący CM powoduje zamknięcie łącznika źródłowego SHi i połączenie górnej okładki nowego kondensatora źródłowego Ci z szyną źródłową H. Następnie moduł sterujący CM zmniejsza o jeden zawartość rejestru indeksu docelowego i przypisuje funkcję kondensatora docelowego Ck kolejnemu kondensatorowi zespołu redystrybucji A o pojemności dwukrotnie mniejszej od pojemności kondensatora, który pełnił tę funkcję bezpośrednio wcześniej. Przy pomocy sygnału z wyjścia sterującego Ik moduł sterujący CM powoduje zamknięcie łącznika docelowego SLk i połączenie górnej okładki nowego kondensatora docelowego Ck z szyną docelową L oraz równoczesne przełączenie przełącznika masy SGk i połączenie dolnej okładki nowego kondensatora docelowego Ck z masą układu. Opisany powyżej stan układu pokazano na fig. 6.

W obu przypadkach moduł sterujący CM kontynuuje proces redystrybucji ładunku elektrycznego na podstawie sygnałów wyjściowych pierwszego komparatora K1 i drugiego komparatora K2. Każde pojawienie się stanu aktywnego na wyjściu drugiego komparatora K2 powoduje przypisanie funkcji kondensatora docelowego Ck następnemu w kolejności kondensatorowi zespołu redystrybucji A o pojemności dwukrotnie mniejszej od pojemności kondensatora, który pełnił tę funkcję bezpośrednio wcześniej. Każde pojawienie się stanu aktywnego na wyjściu pierwszego komparatora K1 powoduje przypisanie funkcji kondensatora źródłowego Ci kondensatorowi zespołu redystrybucji A, który aktualnie pełnił funkcję kondensatora docelowego Ck i jednocześnie przypisanie funkcji kondensatora docelowego Ck następnemu w kolejności kondensatorowi zespołu redystrybucji A o pojemności dwukrotnie mniejszej od pojemności kondensatora pełniącego tę funkcję bezpośrednio wcześniej. Proces redystrybucji ładunku zostaje zakończony w chwili, gdy funkcję kondensatora docelowego Ck przestaje pełnić kondensator C0 o najmniejszej pojemności w zespole redystrybucji. Sytuacja taka występuje, gdy podczas przenoszenia ładunku do kondensatora C0 o najmniejszej pojemności w zespole redystrybucji na wyjściu pierwszego komparatora K1 albo na wyjściu drugiego komparatora K2 pojawia się stan aktywny. Gdy stan aktywny pojawia się na wyjściu drugiego komparatora K2, moduł sterujący CM przypisuje bitowi b0 wartości jeden.

Po zakończeniu procesu redystrybucji ładunku elektrycznego zgromadzonego w kondensatorze próbkującym C_n oraz przypisaniu odpowiednich wartości bitom b_n-1, b_n-2, b₁, b₀ słowa cyfrowego, moduł sterujący CM wprowadza wyjście zakończenia przetwarzania OutR w stan aktywny. Przy pomocy sygnału z wyjścia sterującego drugim źródłem prądowym AJ moduł sterujący CM powoduje wyłączenie drugiego źródła prądowego J. Następnie moduł sterujący CM wprowadza układ w stan relaksacji, pokazany na fig. 1.

Po wykryciu przez moduł sterujący CM końca następnego interwału czasu Tx+1, sygnalizowanego na wejściu interwału czasu InT, moduł sterujący CM wprowadza układ w stan pokazany na fig. 7. W tym celu moduł sterujący CM, przy pomocy sygnału z wyjścia sterującego D_all powoduje otwarcie łącznika szyny docelowej SGall i odłączenie szyny docelowej L od masy układu. Przy pomocy sygnałów z wyjść sterujących In; in-2, i1, i0 moduł sterujący CM powoduje otwarcie łączników docelowych S_Ln; S_Ln-2, ..., S_L1, S_L0 i odłączenie górnych okładek kondensatora próbkującego C_n i kondensato8

PL 220 475 B1 rów C_n-2, ..., Ci, C₀ zespołu redystrybucji od szyny docelowej L oraz przełączenie przełączników masy S_Gn; SG_n-2, S_G1, S_G0 i połączenie dolnych okładek kondensatora próbkującego C_n i kondensatorów Cn-2, ..., Ci, C0 zespołu redystrybucji ze źródłem napięcia pomocniczego UH. Przy pomocy sygnału z wyjścia sterującego przełącznikami okładek Ac moduł sterujący CM powoduje przełączenie przełączników górnych okładek STn, STnA oraz przełączników dolnych okładek SBn, SBnA i połączenie górnej okładki kondensatora próbkującego Cn z drugim biegunem pierwszego źródła prądowego I, połączenie górnej okładki dodatkowego kondensatora próbkującego CnA z łącznikiem źródłowym SHn i łącznikiem docelowym SLn, połączenie dolnej okładki kondensatora próbkującego Cn z masą układu oraz połączenie dolnej okładki dodatkowego kondensatora próbkującego CnA z przełącznikiem masy SGn.

W przypadku pokazanym na fig. 4, gdy wykryty przez moduł sterujący CM koniec następnego interwału czasu Tx+1 nie wyznacza jednocześnie początku kolejnego interwału czasu Tx+2, moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego pierwszym źródłem prądowym AI, wyłączenie pierwszego źródła prądowego I. W chwili wykrycia przez moduł sterujący CM początku kolejnego interwału czasu T_x+₂, sygnalizowanego na wejściu interwału czasu InT, moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego pierwszym źródłem prądowym AI, ponowne włączenie pierwszego źródła prądowego I. Ładunek elektryczny dostarczany za pomocą pierwszego źródła prądowego I jest gromadzony w kondensatorze próbkującym Cn, który, jako jedyny, jest wówczas połączony z drugim biegunem pierwszego źródła prądowego I poprzez przełącznik górnej okładki STn.

W przypadku pokazanym na fig. 5, gdy wykryty przez moduł sterujący CM koniec następnego interwału czasu Tx+1 wyznacza jednocześnie początek kolejnego interwału czasu Tx+2, ładunek elektryczny dostarczany nadal za pomocą pierwszego źródła prądowego I jest gromadzony w kondensatorze próbkującym Cn, który, jako jedyny, jest wówczas połączony z drugim biegunem pierwszego źródła prądowego I poprzez przełącznik górnej okładki STn.

W obu przypadkach moduł sterujący CM wprowadza wyjście zakończenia przetwarzania OutR w stan nieaktywny oraz przypisuje wszystkim bitom bn-1, bn-2, ..., b1, b0 słowa cyfrowego wartość początkową zero. Następnie moduł sterujący CM przypisuje funkcję kondensatora źródłowego Ci dodatkowemu kondensatorowi próbkującemu CnA przez wpisanie do rejestru indeksu źródłowego wartości indeksu kondensatora próbkującego Cn. Jednocześnie, moduł sterujący CM przypisuje funkcję kondensatora docelowego Ck kondensatorowi Cn-1 o największej pojemności w zespole redystrybucji przez wpisanie do rejestru indeksu docelowego wartości indeksu kondensatora Cn-1 o największej pojemności w zespole redystrybucji. Następnie moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego drugim źródłem prądowym AJ, włączenie drugiego źródła prądowego J i rozpoczyna realizowanie procesu redystrybucji ładunku elektrycznego zgromadzonego w dodatkowym kondensatorze próbkującym CnA. Proces ten dobiega końca w chwili, gdy funkcję kondensatora docelowego Ck przestaje pełnić kondensator C0 o najmniejszej pojemności w zespole redystrybucji.

Po zakończeniu procesu redystrybucji ładunku elektrycznego zgromadzonego w dodatkowym kondensatorze próbkującym C_nA oraz przypisaniu odpowiednich wartości bitom b_n-1, b_n-2, b₁, b₀ słowa cyfrowego moduł sterujący CM wprowadza wyjście zakończenia przetwarzania OutR w stan aktywny. Przy pomocy sygnału z wyjścia sterującego drugim źródłem prądowym AJ moduł sterujący CM powoduje wyłączenie drugiego źródła prądowego J. Następnie moduł sterujący CM wprowadza układ w stan relaksacji, pokazany na fig. 2.

Przetwarzanie interwału czasu na słowo cyfrowe w drugim przykładowym układzie jest następujące. Przed rozpoczęciem pierwszego procesu przetwarzania interwału czasu na słowo cyfrowe o liczbie bitów równej n moduł sterujący CM powoduje dodatkowo, przy pomocy sygnału z wyjścia sterującego przełącznikami okładek A_c, przełączenie przełączników górnych okładek S_Tn-1, S_Tn-1A oraz przełączników dolnych okładek SBn-1, SBn-1A i połączenie górnej okładki kondensatora Cn-1 o największej pojemności w zespole redystrybucji z łącznikiem źródłowym SHn-1 i łącznikiem docelowym SLn-1, połączenie górnej okładki dodatkowego kondensatora Cn-1A o największej pojemności w zespole redystrybucji z drugim biegunem pierwszego źródła prądowego I, połączenie dolnej okładki kondensatora Cn-1 o największej pojemności w zespole redystrybucji z przełącznikiem masy SGn-1 oraz połączenie dolnej okładki dodatkowego kondensatora Cn-1A o największej pojemności w zespole redystrybucji z masą układu. Opisany powyżej stan układu pokazano na fig. 8.

W chwili wykrycia przez moduł sterujący CM początku interwału czasu Tx, sygnalizowanego na wejściu interwału czasu InT, moduł sterujący CM powoduje dodatkowo, przy pomocy sygnału z wyjścia sterującego przełącznikami okładek A_c, przełączenie przełączników górnych okładek S_Tn-1, ST_n-1A

PL 220 475 B1 oraz przełączników dolnych okładek SBn-1, SBn-1A i połączenie górnej okładki kondensatora Cn-1 o największej pojemności w zespole redystrybucji z drugim biegunem pierwszego źródła prądowego I, połączenie górnej okładki dodatkowego kondensatora Cn-1A o największej pojemności w zespole redystrybucji z łącznikiem źródłowym S_Hn-1 i łącznikiem docelowym S_Ln-1, połączenie dolnej okładki kondensatora Cn-1 o największej pojemności w zespole redystrybucji z masą układu oraz połączenie dolnej okładki dodatkowego kondensatora Cn-1A o największej pojemności w zespole redystrybucji z przełącznikiem masy SGn-1, wymuszając całkowite rozładowanie dodatkowego kondensatora Cn-1A o największej pojemności w zespole redystrybucji. Ładunek elektryczny dostarczany za pomocą pierwszego źródła prądowego I jest gromadzony jednocześnie w kondensatorze próbkującym Cn oraz łączonym z nim równolegle kondensatorze Cn-1 o największej pojemności w zespole redystrybucji, które, jako jedyne, są wówczas połączone z drugim biegunem pierwszego źródła prądowego I poprzez przełączniki górnych okładek S_Tn, S_Tn-1. Opisany powyżej stan układu pokazano na fig. 9.

Po wykryciu przez moduł sterujący CM końca interwału czasu Tx, sygnalizowanego na wejściu interwału czasu InT, moduł sterujący CM powoduje dodatkowo, przy pomocy sygnału z wyjścia sterującego przełącznikami okładek Ac, przełączenie przełączników górnych okładek STn-1, STn-1A oraz przełączników dolnych okładek SBn-1, SBn-1A i połączenie górnej okładki kondensatora Cn-1 o największej pojemności w zespole redystrybucji z łącznikiem źródłowym SHn-1 i łącznikiem docelowym SLn-1, połączenie górnej okładki dodatkowego kondensatora Cn-1A o największej pojemności w zespole redystrybucji z drugim biegunem pierwszego źródła prądowego I, połączenie dolnej okładki kondensatora Cn-1 o największej pojemności w zespole redystrybucji z przełącznikiem masy SGn oraz połączenie dolnej okładki dodatkowego kondensatora Cn-1A o największej pojemności w zespole redystrybucji z masą układu. Opisany powyżej stan układu pokazano na fig. 10.

Po wykryciu przez moduł sterujący CM początku następnego interwału czasu Tx+1, sygnalizowanego na wejściu interwału czasu InT, ładunek elektryczny dostarczany za pomocą pierwszego źródła prądowego I jest gromadzony jednocześnie w dodatkowym kondensatorze próbkującym CnA oraz łączonym z nim równolegle dodatkowym kondensatorze Cn-1A o największej pojemności w zespole redystrybucji, które, jako jedyne, są wówczas połączone z drugim biegunem pierwszego źródła prądowego I poprzez przełączniki górnych okładek STnA, STn-1A.

Po wykryciu przez moduł sterujący CM końca następnego interwału czasu Tx+1, sygnalizowanego na wejściu interwału czasu InT, moduł sterujący CM powoduje dodatkowo, przy pomocy sygnału z wyjścia sterującego przełącznikami okładek A_c, przełączenie przełączników górnych okładek S_Tn-1, S_Tn-1A oraz przełączników dolnych okładek S_Bn-1, S_Bn-1A i połączenie górnej okładki kondensatora C_n-1 o największej pojemności w zespole redystrybucji z drugim biegunem pierwszego źródła prądowego I, połączenie górnej okładki dodatkowego kondensatora Cn-1A o największej pojemności w zespole redystrybucji z łącznikiem źródłowym S_Hn-1 i łącznikiem docelowym S_Ln-1, połączenie dolnej okładki kondensatora Cn-1 o największej pojemności w zespole redystrybucji z masą układu oraz połączenie dolnej okładki dodatkowego kondensatora Cn-1A o największej pojemności w zespole redystrybucji z przełącznikiem masy S_Gn-1. Opisany powyżej stan układu pokazano na fig. 11.

Inne przetwarzanie interwału czasu na słowo cyfrowe realizowane w przykładowym układzie różni się od poprzednich tym, że po każdym zakończeniu procesu redystrybucji zgromadzonego ładunku elektrycznego moduł sterujący CM pozostawia w ostatnim z kondensatorów, na którym podczas realizowania procesu redystrybucji nie uzyskano napięcia odniesienia U_L zgromadzony tam ładunek elektryczny.

W przypadku, gdy moduł sterujący CM podczas realizowania procesu redystrybucji przypisał bitowi b₀ wartość zero, moduł sterujący CM, wprowadzając układ w stan relaksacji powoduje, przy pomocy sygnału z wyjścia sterującego l₀, otwarcie łącznika docelowego S_L0 i odłączenie górnej okładki kondensatora C₀ o najmniejszej pojemności w zespole redystrybucji od szyny docelowej L oraz przełączenie przełącznika masy S_G0 i połączenie dolnej okładki kondensatora C₀ o najmniejszej pojemności w zespole redystrybucji ze źródłem napięcia pomocniczego U_H.

W przypadku, gdy moduł sterujący CM podczas realizowania procesu redystrybucji przypisał bitowi b0 wartość jeden, moduł sterujący CM, wprowadzając układ w stan relaksacji powoduje, przy pomocy sygnału z wyjścia sterującego Ii, otwarcie łącznika docelowego SLi i odłączenie górnej okładki kondensatora źródłowego C od szyny docelowej L oraz przełączenie przełącznika masy S_Gi i połączenie dolnej okładki kondensatora źródłowego Ci ze źródłem napięcia pomocniczego UH.

Claims (4)

1. Układ do bezzegarowego przetwarzania interwału czasu na słowo cyfrowe, zawierający zespół redystrybucji, którego wejścia sterujące są połączone z wyjściami sterującymi modułu sterującego, a moduł sterujący jest wyposażony w wyjście słowa cyfrowego, wyjście zakończenia przetwarzania, wejście interwału czasu oraz pierwsze wejście sterujące, połączone z wyjściem pierwszego komparatora i drugie wejście sterujące, połączone z wyjściem drugiego komparatora, zaś do zespołu redystrybucji jest podłączone źródło napięcia pomocniczego, sekcja kondensatora próbkującego i drugie sterowane źródło prądowe, którego wejście sterujące jest połączone z wyjściem sterującym drugim źródłem prądowym, przy czym pierwszy biegun drugiego źródła prądowego jest połączony z szyną źródłową, a drugi biegun drugiego źródła prądowego jest połączony z szyną docelową, zaś źródło napięcia zasilającego jest połączone z pierwszym biegunem pierwszego źródła prądowego, którego wejście sterujące jest połączone z wyjściem sterującym pierwszym źródłem prądowym, przy czym zespół redystrybucji zawiera sekcje, których liczba jest równa liczbie bitów słowa cyfrowego, a sekcja kondensatora próbkującego i każda sekcja zespołu redystrybucji zawiera łącznik źródłowy, łącznik docelowy, przełącznik masy i co najmniej jeden kondensator, którego górna okładka jest łączona z szyną źródłową, poprzez łącznik źródłowy, i/lub z szyną docelową, poprzez łącznik docelowy, a dolna okładka, poprzez przełącznik masy, jest łączona z masą układu lub ze źródłem napięcia pomocniczego, przy czym w zespole redystrybucji pojemność każdego kondensatora o kolejnym indeksie jest dwukrotnie większa od pojemności kondensatora bezpośrednio go poprzedzającego, a ponadto szyna docelowa jest połączona z masą układu poprzez łącznik szyny docelowej oraz z wejściem nieodwracającym drugiego komparatora, którego wejście odwracające jest połączone ze źródłem napięcia odniesienia, zaś szyna źródłowa jest połączona z wejściem odwracającym pierwszego komparatora, którego wejście nieodwracające jest połączone ze źródłem napięcia pomocniczego, natomiast wejścia sterujące łączników źródłowych oraz łącznika szyny docelowej są połączone, odpowiednio, z wyjściami sterującymi modułu sterującego, a wejścia sterujące łączników docelowych i przełączników masy są ze sobą sprzężone, odpowiednio, i połączone, odpowiednio, z wyjściami sterującymi modułu sterującego, znamienny tym, że drugi biegun pierwszego źródła prądowego (I) jest połączony z sekcją kondensatora próbkującego (An), która zawiera dodatkowy kondensator próbkujący (C_nA) oraz przełączniki górnych okładek (S_Tn, S_TnA) i przełączniki dolnych okładek (S_Bn, S_BnA), przy czym górne okładki kondensatora próbkującego (Cn) i dodatkowego kondensatora próbkującego (Cn-1) są łączone poprzez przełączniki górnych okładek (STn, STnA) z łącznikiem źródłowym (S_Hn) i łącznikiem docelowym (S_Ln) lub z drugim biegunem pierwszego źródła prądowego (I), natomiast dolne okładki kondensatora próbkującego (Cn) i dodatkowego kondensatora próbkującego (CnA) są łączone poprzez przełączniki dolnych okładek (SBn, SBnA) z przełącznikiem masy (SGn) lub z masą układu, zaś wejścia sterujące przełączników górnych okładek (STn, STnA) oraz przełączników dolnych okładek (SBn, SBnA) są ze sobą sprzężone i są połączone z wyjściem sterującym przełącznikami okładek (Ac).

2. Układ według zastrz. 5, znamienny tym, że co najmniej jedna sekcja zespołu redystr ybucji (A) zawiera dodatkowy kondensator (C_n-1A, C_n-2A, .... Cia. Coa) oraz przełączniki górnych okładek (S_Tn-1, S_Tn-2, S_T1, S_T0; S_Tn-1A, S_Tn-2A, S_T1A, S_T0A) i przełączniki dolnych okładek (S_Bn-1, SBn-2, ., SB1, SB0; SBn-1A, SBn-2A, ., SB1A, SB0A), przy czym górne okładki kondensatorów (Cn-1, Cn-2, ..., C₁, C₀) i dodatkowych kondensatorów (C_n-1A, C_n-2A, .... C_1A, C_0A) są łączone, odpowiednio, poprzez przełączniki górnych okładek (S_Tn-1, S_Tn-2, ..., S_T1, S_T0; S_Tn-1A, S_Tn-2A, ..., S_T1A, S_T0A) z łącznikami źródłowymi (S_Hn-1, S_Hn-2, ..., S_H1, S_H0) i łącznikami docelowymi (S_Ln-1, S_Ln-2, .... S_L1, S_L0) lub z drugim biegunem pierwszego źródła prądowego (I), natomiast dolne okładki kondensatorów (Cn-1, C_n-2,..., C₁, C₀) i dodatkowych kondensatorów (C_n-1A, C_n-2A, ..., C_1A, C_0A) są łączone, odpowiednio. poprzez przełączniki dolnych okładek (SBn-i, SBn-2, Sbi, Sbo; Sb„-ia. SBn-2A, , Sbia, Sboa) z przełącznikami masy (S_Gn-1, S_Gn-2, ..., S_G1, S_G0) lub z masą układu, zaś wejścia sterujące przełączników górnych okładek (STn-1, STn-2, . ST1, ST0; STn-1A, STn-2A, ., ST1A, ST0A) i przełączników dolnych okładek (SBn-1, SBn-2, ., SB1, SB0; SBn-1A, SBn-2A, ., SB1A, SB0A) są ze sobą sprzężone i są połączone z wyjściem sterującym przełącznikami okładek (A_c).

PL 220 475 B1

3. Układ według zastrz. 6, znamienny tym, że pojemności kondensatora próbkującego (Cn) i dodatkowego kondensatora próbkującego (CnA) są nie mniejsze od pojemności kondensatora (Cn-1) o największej pojemności w zespole redystrybucji.

4. Układ według zastrz. 6, znamienny tym, że dodatkowy kondensator (C_n-1A, C_n-2A, ..., _1A, C₀A) zespołu redystrybucji ma pojemność równą, odpowiednio, pojemności kondensatora (C_n-1, _n-2, C₁, C₀) zespołu redystrybucji.