PL216732B1 - Układ cyfrowej automatycznejregulacji wzmocnienia odbiornika, w szczególności odbiornika radiostacji programowalnej - Google Patents

Description

Opis wynalazku

Przedmiotem wynalazku jest układ cyfrowej automatycznej regulacji wzmocnienia odbiornika, w szczególności odbiornika radiostacji programowalnej, znajdujący zastosowanie, zwłaszcza w radiostacjach do specjalnych systemów łączności.

Automatyczna regulacja wzmocnienia - ARW jest dzisiaj powszechnie stosowana w odbiornikach radiowych o różnym przeznaczeniu: od najprostszych odbiorników radiofonicznych po profesjonalne, złożone odbiorniki radiokomunikacyjne. Konieczność stosowania ARW wynika z bardzo dużej zmienności dynamiki poziomu sygnałów indukowanych w antenach tych odbiorników i potrzeby utrzymywania w ustalonych i znacznie węższych granicach zmian poziomu tego sygnału przed podaniem go do detektora.

W odbiornikach radiofonicznych z modulacją amplitudy - AM zastosowanie ARW pozwala na utrzymanie stałego poziomu głośności odbieranej audycji, niezależnie od odległości odbiornika od nadajnika, czy zmiennych warunków propagacji.

Automatyczna regulacja wzmocnienia zapobiega także zniekształceniom sygnału zmodulowanego, powstającym w odbiorniku przy przesterowaniu jego stopni przeddetekcyjnych. Dotyczy to przede wszystkim odbioru sygnałów radiowych, w których informacja jest niesiona, w całości lub częściowo, w amplitudzie fali nośnej tego sygnału.

Ponieważ regulacja poziomu wzmocnienia sygnału jest przeprowadzana najczęściej za pomocą pętli sprzężenia zwrotnego, dla prawidłowej realizacji funkcji regulacji wzmocnienia odbiornika, układ ARW powinien gwarantować uzyskanie minimalnych zniekształceń sygnału, przy jednoczesnym zachowaniu stabilności pracy poszczególnych stopni funkcjonalnych odbiornika i zapewnieniu optymalnego czasu reakcji na zmiany amplitudy odbieranego sygnału.

Dążenie do zachowania niezniekształconej obwiedni sygnału oraz do zapewnienia stabilności pętli sprzężenia zwrotnego wymusza w układach ARW stosowanie po detektorze poziomu sygnału odpowiedniej filtracji - o charakterze całkowania. W zależności od rodzaju modulacji odbieranego sygnału, struktura, szerokość pasma przenoszenia i właściwości filtru realizującego tę funkcję mogą być bardzo różne.

W torach radiowych współczesnych odbiorników coraz częściej jest stosowane przetwarzanie sygnału z postaci analogowej na postać cyfrową, tak aby dalsza obróbka sygnału: jego detekcja, filtracja, czy demodulacja, była przeprowadzana w dziedzinie cyfrowej, przykładowo za pomocą procesorów sygnałowych. Zastosowanie techniki cyfrowej stwarza zupełnie nowe możliwości. Pozwala między innymi na projektowanie i konstruowanie urządzeń odbiorczych programowalnych, w tym przez użytkownika. Możliwość programowania trybu pracy odbiornika zapewnia jego kompatybilność w znacznie różniących się między sobą systemach radiokomunikacyjnych, przede wszystkim w systemach wykorzystujących różne modulacje sygnałów, przykładowo takie jak: amplitudy -AM, częstotliwości -FM, fazy -PM, z kluczowaniem częstotliwości -FSK, z kluczowaniem fazy -PSK, kwadraturowa modulacja amplitudy -QAM, kwadraturowa modulacja fazy -QPSK, a także inne modulacje, z wykorzystaniem węższego, bądź szerszego pasma zajętego przez sygnał zmodulowany.

Dla tak uniwersalnej pracy odbiornika potrzebny jest układ ARW o zmiennych, programowalnych właściwościach.

W odbiorniku, w którym jest wykorzystywana cyfrowa obróbka sygnału, układ ARW nie może dopuścić do przesterowania zawartego w odbiorniku przetwornika analogowo-cyfrowego i związanego z przesterowaniem wysycenia jego możliwości przetwarzania. Właściwości ARW w takim odbiorniku, głównie czasowo - częstotliwościowe, muszą być dostosowane do różnych rodzajów odbieranych sygnałów.

Z polskiego opisu patentowego nr 195.159 znany jest sposób sterowania obwodem cyfrowej automatycznej regulacji wzmocnienia, w którym został ujawniony układ odbiornika, wyposażonego w dołączoną do części cyfrowej jego toru odbiorczego cyfrową pętlę sprzężenia zwrotnego, która steruje regulacją wzmocnienia jego wzmacniacza pośredniej częstotliwości. Odbiornik w tym rozwiązaniu zawiera na wejściu duplekser nadawczo-odbiorczy dołączony do wejścia wzmacniacza niskoszumowego, który następnie jest dołączony do filtru, połączonego z układem przemiany częstotliwości i dalej, poprzez filtr pasmowo przepustowy, jest połączony ze wzmacniaczem o cyfrowej regulacji wzmocnienia. Wyjście tego wzmacniacza jest dołączone do przetwornika analogowo-cyfrowego, z którego sygnał w postaci cyfrowej jest podawany do układu procesora sygnału, zawierającego detektor średniego poziomu sygnału cyfrowego i dalej do obwodu sterującego sprzężeniem zwrotnym, wyposażonego

PL 216 732 B1 w zasadniczy układ całkujący, z którego sygnały w postaci cyfrowej są podawane do pętli sprzężenia zwrotnego. W znanym układzie, informacja o poziomie sygnału wejściowego jest pobierana z części cyfrowej toru radiowego odbiornika i po przemianie w podstawowe pasmo modulacji, uśredniony poziom tego sygnału cyfrowego jest porównywany z założonym, docelowym żądanym średnim poziomem sygnału. Następnie, po odpowiedniej obróbce cyfrowej w procesorze sygnałowym, ta cyfrowo przetworzona informacja o poziomie sygnału wejściowego jest podawana do cyfrowej pętli sprzężenia zwrotnego, z której w postaci cyfrowej steruje wzmocnieniem wzmacniacza pośredniej częstotliwości.

W znanym rozwiązaniu, cyfrowa pętla sprzężenia zwrotnego jest wyprowadzona z cyfrowej części toru odbiorczego odbiornika, przez co zawarty w niej procesor sygnałowy jest zaangażowany do cyfrowej demodulacji odbieranego sygnału i jednocześnie do określania wielkości i uśredniania poziomu tego sygnału już po przetworzeniu go w postać cyfrową. Ponad to, po porównaniu uśrednionego sygnału z założonym średnim poziomem sygnału cyfrowego i uzyskaniu w postaci cyfrowej informacji o wielkości korekcji poziomu sygnału wejściowego, procesor sygnałowy jest zaangażowany także do sterowania wzmocnieniem wzmacniacza pośredniej częstotliwości odbiornika.

Z racji jednoczesnego pełnienia tylu funkcji, zastosowanemu w tym rozwiązaniu procesorowi sygnałowemu może nie starczyć mocy obliczeniowej do obsługi więcej niż jednego, konkretnego rodzaju modulacji sygnału; w przypadku tego znanego rozwiązania, do obsługi modulacji stosowanej w cyfrowej telefonii komórkowej.

Ze względu na ograniczoną zdolność odbioru i demodulacji bardziej złożonych w sensie modulacyjnym sygnałów, znane rozwiązanie może nie spełnić zadań stawianych odbiornikom programowalnym.

W radiostacji programowalnej, funkcja odbioru i demodulacji sygnałów bardzo złożonych, w sensie modulacyjnym, wymaga przeprowadzenia wielu skomplikowanych operacji matematycznych. Dla określenia poziomu sygnału w znanym rozwiązaniu, zawarty w części cyfrowej toru odbiorczego procesor sygnałowy jest zaangażowany w szereg operacji matematycznych, co może odbywać się kosztem mocy obliczeniowych, niezbędnych do demodulacji sygnału i wiernego odtworzenia niesionej przezeń informacji.

Te ograniczenia funkcjonalne procesora sygnałowego mogą być szczególnie zauważalne w przypadku układów automatycznej regulacji wzmocnienia wyposażonych w kilka pętli sprzężenia.

W radiostacjach programowalnych cyfrowa część toru odbiorczego odbiornika musi zapewnić demodulację sygnałów zmodulowanych w różny, często złożony sposób, między innymi w sposób odpowiedni dla bardzo szybkich transmisji sygnałów na wielu nośnych, przykładowo z ortogonalnym zwielokrotnieniem częstotliwości -OFDM. Z tego względu cyfrowy procesor sygnałowy toru odbiorczego takiej radiostacji powinien być odciążony od dodatkowych zadań, między innymi takich, jak automatyczna regulacja wzmocnienia.

Istotą wynalazku jest układ cyfrowej automatycznej regulacji wzmocnienia odbiornika, w szczególności odbiornika radiostacji programowalnej, który w części analogowej swojego toru odbiorczego ma co najmniej jedną analogowo-cyfrową pętlę sprzężenia automatycznej regulacji wzmocnienia, zawierająca detektor sygnału analogowego, którego wyjście jest dołączone do przetwornika analogowo-cyfrowego i pętla ta jest wyposażona w realizujący całkowanie mikrokontroler, dołączony do wyjścia przetwornika analogowo-cyfrowego, a wyjście tego mikrokontrolera jest połączone z częścią analogową toru odbiorczego odbiornika.

Wynalazek jest realizowany w odmianach zawierających jedną, dwie lub większą liczbę analogowo-cyfrowych pętli sprzężenia dołączonych do części analogowej toru odbiorczego odbiornika.

W jednej z odmian wynalazku wejście analogowo-cyfrowej pętli sprzężenia jest wyprowadzone z wejścia bloku wejściowego części analogowej toru odbiorczego odbiornika.

W innej odmianie wynalazku wejście analogowo-cyfrowej pętli sprzężenia jest wyprowadzone z wyjścia bloku wejściowego części analogowej toru odbiorczego odbiornika.

W kolejnej odmianie wynalazku wejście analogowo-cyfrowej pętli sprzężenia jest wyprowadzone z wyjścia bloku pierwszej przemiany częstotliwości części analogowej toru odbiorczego odbiornika.

W korzystnej odmianie wynalazku wejście analogowo-cyfrowej pętli sprzężenia jest wyprowadzone z wyjścia bloku drugiej przemiany częstotliwości toru odbiorczego odbiornika.

W różnych odmianach realizacji wynalazku, zależnie od ilości analogowo-cyfrowych pętli sprzężenia zwrotnego, wejście kolejnej analogowo-cyfrowej pętli sprzężenia jest wyprowadzone z różnych, powyżej wymienionych wyjść bloków funkcjonalnych analogowej części toru odbiorczego odbiornika, w różnych wzajemnych kombinacjach.

PL 216 732 B1

W przypadku dwóch analogowo-cyfrowych pętli sprzężenia, wejście jednej z tych pętli jest wyprowadzone z wejścia bloku wejściowego i wejście drugiej z tych pętli jest wyprowadzone z wyjścia bloku wejściowego, albo z - wejścia bloku wejściowego i z - wyjścia bloku pierwszej przemiany częstotliwości, albo z - wejścia bloku wejściowego i z - wyjścia bloku drugiej przemiany częstotliwości, albo z - wyjścia bloku wejściowego i z - wyjścia bloku pierwszej przemiany częstotliwości, albo z - wyjścia bloku wejściowego i z - wyjścia bloku drugiej przemiany częstotliwości, albo z - wyjścia bloku pierwszej przemiany częstotliwości i z - wyjścia bloku drugiej przemiany częstotliwości.

A w przypadku trzech analogowo-cyfrowych pętli sprzężenia, wejście jednej z tych pętli jest wyprowadzone z wejścia bloku wejściowego, a wejście drugiej z tych pętli jest wyprowadzone z wyjścia bloku wejściowego i wejście trzeciej z tych pętli jest wyprowadzone z wyjścia bloku pierwszej przemiany częstotliwości, albo z - wejścia i z - wyjścia bloku wejściowego oraz z - wyjścia bloku drugiej przemiany częstotliwości, albo z - wejścia bloku wejściowego, z - wyjścia bloku pierwszej przemiany częstotliwości i z - wyjścia bloku drugiej przemiany częstotliwości, albo z - wyjścia bloku wejściowego, z - wyjścia bloku pierwszej przemiany częstotliwości i z - wyjścia bloku drugiej przemiany częstotliwości.

Natomiast w przypadku czterech analogowo-cyfrowych pętli sprzężenia wejście poszczególnej z tych pętli jest wyprowadzone z - wejścia i z - wyjścia bloku wejściowego, z - wyjścia bloku pierwszej przemiany częstotliwości i z - wyjścia bloku drugiej przemiany częstotliwości.

W korzystnym rozwiązaniu wynalazku wyjście mikrokontrolera jest połączone, poprzez przetwornik cyfrowo-analogowy, z wejściem regulacji wzmocnienia wzmacniacza, zawartego w części analogowej toru odbiorczego odbiornika.

W jednej z odmian wynalazku wyjście mikrokontrolera jest połączone, poprzez pierwszy przetwornik cyfrowo-analogowy, z wejściem regulacji wzmocnienia pierwszego wzmacniacza, zawartego w bloku wejściowym części analogowej toru odbiorczego odbiornika.

W innej odmianie wynalazku wyjście mikrokontrolera jest połączone, poprzez drugi przetwornik cyfrowo-analogowy, z wejściem regulacji wzmocnienia drugiego wzmacniacza zawartego w bloku pierwszej przemiany częstotliwości części analogowej toru odbiorczego odbiornika.

W jeszcze innej odmianie wynalazku wyjście mikrokontrolera jest połączone, poprzez trzeci przetwornik cyfrowo-analogowy, z wejściem regulacji wzmocnienia trzeciego wzmacniacza zawartego w bloku drugiej przemiany częstotliwości części analogowej toru odbiorczego odbiornika.

W zależności od potrzeb, połączenia mikrokontrolera poprzez przetworniki cyfrowo-analogowe z wejściami regulacji wzmocnienia wzmacniaczy zawartych w poszczególnych blokach funkcjonalnych analogowej części toru odbiorczego odbiornika są realizowane w odmianach wynalazku jako pojedyncze, albo zestawiane w różne pary połączeń, albo jako pełen komplet takich połączeń.

W realizacji wynalazku w odmianach z parami takich połączeń, wyjście mikrokontrolera jest połączone poprzez pierwszy przetwornik cyfrowo-analogowy z wejściem regulacji wzmocnienia pienwszego wzmacniacza, zawartego w bloku wejściowym i jednocześnie poprzez drugi przetwornik cyfrowoanalogowy z wejściem regulacji wzmocnienia drugiego wzmacniacza, zawartego w bloku pierwszej przemiany częstotliwości, albo poprzez pierwszy przetwornik cyfrowo-analogowy z wejściem regulacji wzmocnienia pierwszego wzmacniacza, zawartego w bloku wejściowym i jednocześnie poprzez trzeci przetwornik cyfrowo-analogowy z wejściem regulacji wzmocnienia trzeciego wzmacniacza, zawartego w bloku drugiej przemiany częstotliwości, albo poprzez drugi przetwornik cyfrowo-analogowy z wejściem regulacji wzmocnienia drugiego wzmacniacza, zawartego w bloku pierwszej przemiany częstotliwości i jednocześnie poprzez trzeci przetwornik cyfrowo-analogowy z wejściem regulacji wzmocnienia trzeciego wzmacniacza, zawartego w bloku drugiej przemiany częstotliwości.

Wynalazek jest także realizowany w odmianie z połączeniem mikrokontrolera, poprzez pierwszy przetwornik cyfrowo-analogowy, z wejściem regulacji wzmocnienia pierwszego wzmacniacza zawartego w bloku wejściowym i jednocześnie poprzez drugi przetwornik cyfrowo-analogowy, z wejściem regulacji wzmocnienia drugiego wzmacniacza zawartego w bloku pierwszej przemiany częstotliwości oraz poprzez trzeci przetwornik cyfrowo-analogowy, z wejściem regulacji wzmocnienia trzeciego wzmacniacza zawartego w bloku drugiej przemiany częstotliwości - bloków funkcjonalnych części analogowej toru odbiorczego odbiornika.

W szczególnym rozwiązaniu wynalazku wyjście mikrokontrolera jest bezpośrednio dołączone do co najmniej jednego tłumika, zawartego w części analogowej toru odbiorczego odbiornika.

W jednej ze szczególnych odmian wynalazku wyjścia mikrokontrolera jest bezpośrednio dołączone do pierwszego tłumika zawartego w bloku wejściowym części analogowej toru odbiorczego odbiornika.

PL 216 732 B1

Także w innej szczególnej odmianie wynalazku wyjścia mikrokontrolera jest bezpośrednio dołączone do drugiego tłumika zawartego w bloku pierwszej przemiany częstotliwości części analogowej toru odbiorczego odbiornika.

W kolejnej szczególnej odmianie wynalazku wyjścia mikrokontrolera jest bezpośrednio dołączone do trzeciego tłumika zawartego w bloku drugiej przemiany częstotliwości części analogowej toru odbiorczego odbiornika.

Zależnie od potrzeb i odmiany, wynalazek jest realizowany z parą bezpośrednich połączeń mikrokontrolera - z pierwszym tłumikiem zawartym bloku wejściowym i - z drugim tłumikiem zawartym w bloku pierwszej przemiany częstotliwości, albo z parą bezpośrednich połączeń mikrokontrolera - z pierwszym tłumikiem zawartym w bloku wejściowym i - z trzecim tłumikiem zawartym w bloku drugiej przemiany częstotliwości, albo z parą bezpośrednich połączeń mikrokontrolera - z drugim tłumikiem zawartym w bloku pierwszej przemiany częstotliwości i - z trzecim tłumikiem zawartym w bloku drugiej przemiany częstotliwości.

Wynalazek jest również realizowany w odmianie jednoczesnego bezpośredniego połączenia mikrokontrolera: - z pierwszym tłumikiem zawartym bloku wejściowym, - z drugim tłumikiem zawartym w bloku pierwszej przemiany częstotliwości i - z trzecim tłumikiem zawartym w bloku drugiej przemiany częstotliwości.

W zależności od potrzeb, wynalazek jest realizowany z jedną analogowo- cyfrową pętlą sprzężenia, albo jako kombinacja dwóch lub większej liczby pętli sprzężenia, o wejściach poszczególnych pętli sprzężenia wyprowadzonych z rożnych, powyżej wymienionych wyjść bloków funkcjonalnych analogowej części toru odbiorczego odbiornika, w różnych wzajemnych kombinacjach i z połączeniem mikrokontrolera, poprzez przetwornik cyfrowo-analogowy z wejściem regulacji wzmocnienia konkretnego wzmacniacza, zawartego w którymś z bloków części analogowej toru odbiorczego, - albo kombinacji takich połączeń, poprzez przetworniki cyfrowo-analogowe z parami wejść regulacji wzmocnienia wzmacniaczy zawartych w tych blokach, jak również, w odmianie wynalazku z maksymalną liczbą analogowo-cyfrowych pętli sprzężenia i -z kombinacją połączeń mikrokontrolera, poprzez przetworniki cyfrowo-analogowe z wejściami regulacji wzmocnienia wzmacniaczy, zawartych we wszystkich blokach funkcjonalnych części analogowej toru odbiorczego, jak również z różnymi, w tym z równoczesnymi, powyżej przytoczonymi kombinacjami bezpośrednich połączeń mikrokontrolera z - pojedynczym tłumikiem, albo z - kombinacją par tłumików, albo połączenia ze wszystkimi tłumikami, zawartymi w blokach funkcjonalnych części analogowej toru odbiorczego odbiornika.

Użycie mikrokontrolera w pętli automatycznej regulacji wzmocnienia, który między innymi, realizuje całkowanie i ustala czas reakcji na zmianę poziomu odbieranego sygnału, zapewnia dużą elastyczność i swobodę w ustalaniu czasu reakcji pojedynczej pętli sprzężenia, albo czasu reakcji kilku pętli sprzężenia, od żądanych czasów reakcji - krótkich, po - długie.

Rozwiązanie według wynalazku, dzięki pobieraniu danych o poziomie odbieranego sygnału z bloków części analogowej toru odbiorczego oraz przez zastosowanie w tej części toru odbiorczego, analogowo-cyfrowej pętli sprzężenia zwrotnego wyposażonej w mikrokontroler, umożliwia odpowiednią regulację wzmocnienia odbieranego sygnału już w tej analogowej części toru odbiorczego. Skorygowanie poziomu odbieranego sygnału, jeszcze przed jego przetwarzaniem i demodulacją w części cyfrowej toru odbiorczego, nie dopuszcza do przekroczenia poziomu zdolności przetwarzania przetwornika analogowo-cyfrowego, zawartego w części cyfrowej toru odbiorczego, czyli nie dopuszcza do przekroczenia tak zwanego poziomu wysycenia tego przetwornika. Pozwala to na wyeliminowanie zniekształceń obwiedni modulacyjnej sygnału, powstających od przesterowań tego przetwornika i zapewnia wierność odczytu informacji zawartej w odbieranym sygnale. Ponadto umożliwia szybką reakcję układu ARW na ewentualne przesterowanie tego przetwornika zbyt dużym poziomem sygnału wejściowego i zapewnia dopasowanie sygnału do jego dynamiki.

Pobranie informacji o poziomie sygnału z wyjścia bloku drugiej przemiany częstotliwości jest korzystne, gdyż zapewnia uzyskanie na wejściu analogowo-cyfrowej pętli sprzężenia pełnej informacji o finalnym poziomie odebranego sygnału, już po jego wzmocnieniu w całej analogowej części toru odbiorczego odbiornika.

Zastosowanie wielu analogowo-cyfrowych pętli sprzężenia, w różnych kombinacjach, dwóch lub kilku takich pętli jednocześnie, pozwala na efektywniejsze dostosowanie parametrów całego odbiornika do różnych, zmiennych warunków propagacyjnych w środowiskach, w których odbiornik taki może pracować. Przykładowo, takie zmienne i różnorodne warunki pracy mogą zaistnieć w przypadku konieczności odbioru słabego sygnału użytecznego w otoczeniu zakłóceń wewnątrz- lub pozapasmowych.

PL 216 732 B1

Rozwiązania według wynalazku, z wieloma analogowo-cyfrowymi pętlami sprzężenia, umożliwiają pomiar poziomu sygnału w paśmie wejściowym odbiornika i dodatkowo, w pasmach po kolejnych jego zawężeniach: po stopniu pierwszej przemiany częstotliwości, jak również po kolejnym drugim stopniu przemiany częstotliwości. Informacje o poziomie sygnału po kolejnych stopniach przemiany częstotliwości umożliwiają właściwy dobór wzmacniania wzmacniaczy zawartych w blokach funkcjonalnych odbiornika, co w efekcie zapewnia uzyskanie najkorzystniejszej relacji poziomu odbieranego sygnału w stosunku do zakłóceń jeszcze przed jego demodulacją. Dzięki temu, na przetwornik zawarty w cyfrowej części toru odbiorczego odbiornika jest podawany sygnał użyteczny o odpowiednim poziomie, wystarczającym do prawidłowej demodulacji i odczytu przesyłanej informacji, a zakłócenia nie powodują zniekształceń sygnału użytecznego, wynikającego z przekroczenia zakresu dynamiki poszczególnych bloków odbiornika.

Ponieważ standardowe tłumiki są najczęściej układami pasywnymi, a zatem są z natury bardzo odporne na przesterowanie zbyt dużym poziomem sygnału, ich bezpośrednie sterowanie z mikrokontrolera sygnałem cyfrowym zabezpiecza następujące po nich bloki funkcjonalne przed przesterowaniem. Szczególnie jest to pożądane, gdy regulacja wzmocnienia wzmacniacza konkretnego bloku może doprowadzić do degradacji jego dynamiki wejściowej, na przykład z powodu regulacji, zwanej „prądem w dół”.

Zastosowanie jednoczesnej regulacji wzmocnienia bloku odbiornika, przez sterowanie z mikrokontrolera poprzez przetwornik cyfrowo-analogowy wzmocnieniem jego wzmacniacza i bezpośrednie sterowanie tłumieniem jego tłumika, zabezpiecza układy wzmacniacza tego bloku przed przesterowaniem i zniekształceniem modulacyjnej obwiedni sygnału, niosącej informację użyteczną.

Rozwiązanie według wynalazku zapewnia pełny nadzór nad regulacją wzmocnień wzmacniaczy i nad ustawieniem tłumienia tłumików zawartych w analogowej części toru odbiorczego odbiornika. Daje to możliwość programowania i modyfikacji pętli sprzężenia ARW odbiornika w zależności od jego trybu pracy z różnymi rodzajami modulacji sygnałów, a także w zależności od środowiska elektromagnetycznego, w którym ten odbiornik pracuje.

Rozwiązanie to daje też możliwość przejścia od regulacji wzmocnienia ciągłej, czyli bieżącego reagowania ARW na zmiany poziomu odbieranego sygnału, do blokowania przez mikrokontroler poziomu wzmocnienia na stałym poziomie ustalonym uprzednim pomiarem, na czas odbioru krótkiej paczki sygnału, na przykład w systemie hoppingowym.

W przypadkach niewielkich wymagań dotyczących właściwości i jakości odbiornika, albo uproszczonych realizacji wynalazku, jak również w przypadku bardzo korzystnych parametrów regulacyjnych jego wzmacniaczy, albo przy dopuszczalnym zwiększonym poborze mocy przez poszczególne bloki odbiornika, wystarczające jest zastosowanie analogowo-cyfrowej pętli sprzężenia z mikrokontrolerem połączonym z wejściem regulacji wzmocnienia wzmacniacza bloku funkcjonalnego tylko poprzez przetwornik cyfrowo-analogowy, bez angażowania dodatkowego, wspomagającego bezpośredniego połączenia mikrokontrolera z którymś z tłumików.

Przedmiot wynalazku jest wyjaśniony w przykładach wykonania uwidocznionych na rysunku schematycznym w postaci bloków funkcjonalnych, którego:

Fig. 1 przedstawia odmianę realizacji wynalazku wykorzystującą kilka analogowo-cyfrowych pętli sprzężenia, w której poszczególne pętle sprzężenia są wyprowadzone z wejścia bloku wejściowego, albo alternatywnie z wyjścia tego bloku, jak również z wyjścia bloku pierwszej przemiany częstotliwości i także z wyjścia bloku drugiej przemiany częstotliwości, natomiast mikrokontroler jest połączony, poprzez przetworniki cyfrowo-analogowe z wejściami regulacji wzmocnienia wzmacniaczy, zawartymi w bloku wejściowym, bloku pierwszej przemiany częstotliwości i w bloku drugiej przemiany częstotliwości i jednocześnie mikrokontroler jest bezpośrednio połączony z tłumikami zawartymi w tych wszystkich blokach.

Fig. 2 przedstawia odmianę realizacji wynalazku wykorzystującą jedną analogowo-cyfrową pętlę sprzężenia, wyprowadzoną z wyjścia bloku drugiej przemiany częstotliwości, w której mikrokontroler jest połączony, poprzez przetwornik cyfrowo-analogowy, z wejściem regulacji wzmocnienia wzmacniacza bloku wejściowego odbiornika, z alternatywnym wykonaniem - z połączeniem mikrokontrolera poprzez przetwornik cyfrowo-analogowy z wejściem regulacji wzmocnienia wzmacniacza bloku drugiej przemiany częstotliwości.

Fig. 3 przedstawia odmianę realizacji wynalazku wykorzystującą jedną analogowo-cyfrową pętlę sprzężenia zwrotnego wyprowadzoną z wyjścia bloku drugiej przemiany częstotliwości, w której mikrokontroler jest połączony, poprzez przetwornik cyfrowo-analogowy z wejściem regulacji wzmocniePL 216 732 B1 nia wzmacniacza bloku drugiej przemiany częstotliwości oraz dodatkowo mikrokontroler jest bezpośrednio połączony z tłumikiem zawartym w bloku wejściowym.

Fig. 4 przedstawia odmianę realizacji wynalazku wykorzystującą dwie analogowo-cyfrowe pętle sprzężenia, z których jedna jest wyprowadzona z wyjścia bloku pierwszej przemiany częstotliwości, a druga - z wyjścia bloku drugiej przemiany częstotliwości, gdzie mikrokontroler jest bezpośrednio dołączony do tłumików zawartych; - w bloku wejściowym oraz- w bloku pierwszej przemiany częstotliwości.

Fig. 5 przedstawia bardziej rozbudowane rozwiązanie według wynalazku W odniesieniu do rozwiązania poprzedniego, wykorzystujące jeszcze jedną - trzecią analogowo-cyfrową pętlę sprzężenia, która jest wyprowadzona z wejścia bloku wejściowego i z jeszcze jednym - dodatkowym połączeniem mikrokontrolera, poprzez przetwornik cyfrowo-analogowy z wejściem regulacji wzmocnienia wzmacniacza bloku drugiej przemiany częstotliwości.

Fig. 6 przedstawia przykład typowego tłumika pasywnego, którego poziom tłumienia jest sterowany za pomocą bezpośredniego przełączania sygnałem cyfrowym.

W przedstawionych na rysunku przykładach wykonania, wynalazek jest realizowany w programowalnym odbiorniku radiokomunikacyjnym, który zawiera w analogowej części toru odbiorczego:

- blok wejściowy Bwe, złożony z pierwszego tłumika T1 i pierwszego wzmacniacza W1 o regulowanym wzmocnieniu;

- blok pierwszej przemiany częstotliwości Blp.cz., złożony z pierwszego mieszacza M1 oraz z drugiego tłumika T2 i drugiego wzmacniacza W2 o regulowanym wzmocnieniu;

- blok drugiej przemiany częstotliwości Bllp.cz., złożony z drugiego mieszacza M2 oraz z trzeciego tłumika T3 i trzeciego wzmacniacza W3 o regulowanym wzmocnieniu.

W przykładach wykonania jest stosowany realizujący całkowanie mikrokontroler μC oraz są stosowane typowe wzmacniacze o regulowanym wzmocnieniu, powszechnie stosowane w układach scalonych. Część analogowa toru odbiorczego jest dołączona do wejścia części cyfrowej toru odbiorczego odbiornika, która na swoim wejściu ma przetwornik analogowo-cyfrowy A/C5.

Przedstawiona na fig.1 realizacja wynalazku jest rozbudowaną wersją układu automatycznej regulacji wzmocnienia odbiornika radiostacji programowalnej, w której są zastosowane trzy analogowo-cyfrowe pętle sprzężenia zwrotnego, dołączone do analogowej części toru odbiorczego i zawierające mikrokontroler μθ.

Jedna z tych pętli sprzężenia jest wyprowadzona z wejścia bloku wejściowego Bwe i zawiera pierwszy detektor sygnału D1, dołączony do wejścia pierwszego przetwornika analogowo-cyfrowego A/C1, którego wyjście jest dołączone do mikrokontrolera gC, albo alternatywnie - zaznaczona na rysunku linią przerywaną - pętla ta jest wyprowadzona z wyjścia bloku wejściowego Bwe i zawiera drugi detektor sygnału D2 dołączony do wejścia drugiego przetwornika analogowo-cyfrowego A/C2, którego wyjście jest dołączone do mikrokontrolera gC.

Druga z pętli sprzężenia jest wyprowadzona z wyjścia bloku pierwszej przemiany częstotliwości Blp.cz. II zawiera trzeci detektor sygnału D3 dołączony do wejścia trzeciego przetwornika analogowocyfrowego A/C3, którego wyjście jest dołączone do mikrokontrolera μθ.

Trzecia z pętli sprzężenia jest wyprowadzona z wyjścia bloku drugiej przemiany częstotliwości Bllp.cz. i zawiera czwarty detektor sygnału D4 dołączony do wejścia czwartego przetwornika analogowo-cyfrowego A/C4, którego wyjście jest dołączone do mikrokontrolera gC.

Jedno z wyjść mikrokontrolera gC jest bezpośrednio dołączone do pierwszego tłumika T1, zawartego w bloku wejściowym Bwe, a jego kolejne wyjście, poprzez pienwszy przetwornik cyfrowo-analogowy C/A1 jest połączone z wejściem regulacji wzmocnienia pierwszego wzmacniacza W1, zawartego w bloku wejściowym Bwe.

Następne z wyjść mikrokontrolera gC jest dołączone bezpośrednio do drugiego tłumika T2, zawartego w bloku pierwszej przemiany częstotliwości Blp.cz. i jego kolejne wyjście, poprzez drugi przetwornik cyfrowo-analogowy C/A2 jest połączone z wejściem regulacji wzmocnienia drugiego wzmacniacza W2, zawartego w bloku pierwszej przemiany częstotliwości Blp.cz..

Jeszcze jedno z wyjść mikrokontrolera gC jest dołączone bezpośrednio do trzeciego tłumika T3, zawartego w bloku drugiej przemiany częstotliwości Bllp.cz. i jego kolejne wyjście, poprzez trzeci przetwornik cyfrowo-analogowy C/A3 jest połączone z wejściem regulacji wzmocnienia trzeciego wzmacniacza W3, zawartego w bloku drugiej przemiany częstotliwości Bllp.cz., a wyjście tego bloku jest dołączone do piątego przetwornika analogowo-cyfrowego A/C5, znajdującego się na wejściu części cyfrowej toru odbiorczego odbiornika.

PL 216 732 B1

Alternatywność wyprowadzenia analogowo-cyfrowych pętli sprzężenia z wejścia, albo z wyjścia bloku wejściowego Bwe, wynika z możliwości przeskalowania wyników pomiaru w dołączonych do wejścia i wyjścia tego bloku - pierwszego detektora sygnału D1 i drugiego detektora sygnału D2, przez wzmocnienie lub tłumienie bloku wejściowego Bwe.

Przedstawiona na fig. 2 realizacja wynalazku jest wersją układu automatycznej regulacji wzmocnienia odbiornika radiostacji programowalnej, w której do analogowej części toru odbiorczego jest dołączona jedna analogowo-cyfrowa pętla sprzężenia zawierająca mikrokontroler μ^ Ta pętla sprzężenia jest wyprowadzona z wyjścia bloku drugiej przemiany częstotliwości Bllp.cz. i zawiera czwarty detektor sygnału D4 dołączony do wejścia czwartego przetwornika analogowo-cyfrowego A/C4, którego wyjście jest dołączone do mikrokontrolera μ^ Wyjście mikrokontrolera μC jest, poprzez pierwszy przetwornik cyfrowo-analogowy C/A1 połączone z wejściem regulacji wzmocnienia pierwszego wzmacniacza W1, zawartego w bloku wejściowym Bwe, albo alternatywnie - zaznaczone na rysunku linią przerywaną - jest połączone poprzez trzeci przetwornik cyfrowo-analogowy C/A3 z wejściem regulacji wzmocnienia trzeciego wzmacniacza W3, zawartego w bloku drugiej przemiany częstotliwości Bllp.cz..

W pierwszej z tych realizacji, z jedną pętlą sprzężenia, regulacja wzmocnienia w bloku wejściowym Bwe jest realizowana w zakresie relatywnie dużych sygnałów, tak, aby nie został pogorszony stosunek sygnału do szumu.

Alternatywna realizacja umożliwia większy zakres regulacji wzmocnienia w trzecim wzmacniaczu W3, zawartym w bloku drugiej przemiany częstotliwości Bllp.cz.

Przedstawiona na fig. 3 odmiana realizacji wynalazku, ma jedną analogowo-cyfrową pętlę sprzężenia zwrotnego, która jest wyprowadzona z wyjścia bloku drugiej przemiany częstotliwości Bllp.cz. i zawiera czwarty detektor sygnału D4, dołączony do wejścia czwartego przetwornika analogowo-cyfrowego A/C4, którego wyjście jest dołączone do mikrokontrolera μ^ Jedno wyjście mikrokontrolera μ^ poprzez trzeci przetwornik cyfrowo-analogowy C/A3 jest połączone z wejściem regulacji wzmocnienia trzeciego wzmacniacza W3, zawartego w bloku drugiej przemiany częstotliwości Bllp.cz., a drugie wyjście tego mikrokontrolera μC jest bezpośrednio dołączone do pierwszego tłumika T1 zawartego w bloku wejściowym Bwe.

Ta dodatkowa, bezpośrednia regulacja z mikrokontrolera μC tłumieniem pierwszego tłumika T1, zapewnia ustawienie wzmocnienia bloku wejściowego Bwe tak, aby obie regulacje pokryły zakres dynamiki sygnału wejściowego.

Przedstawiona na fig. 4 odmiana realizacji wynalazku ma zastosowane dwie analogowo-cyfrowe pętle sprzężenia, z których jedna jest wyprowadzona z wyjścia bloku pierwszej przemiany częstotliwości Blp.cz. i zawiera trzeci detektor sygnału D3 dołączony do wejścia trzeciego przetwornika analogowo- cyfrowego A/C3, którego wyjście jest dołączone do mikrokontrolera μ^ a druga pętla jest wyprowadzona z wyjścia bloku drugiej przemiany częstotliwości Bllp.cz. i zawiera czwarty detektor sygnału D4 dołączony do wejścia czwartego przetwornika analogowo-cyfrowego A/C4, którego wyjście jest dołączone do mikrokontrolera μ^ Natomiast jedno z wyjść mikrokontrolera μC jest bezpośrednio dołączone do pierwszego tłumika T1 zawartego w bloku wejściowym Bwe, a drugie z wyjść mikrokontrolera μC jest bezpośrednio dołączone do tłumika T2, zawartego w bloku pierwszej przemiany częstotliwości Blp.cz..

Pobranie informacji o poziomach sygnału po pierwszej przemianie częstotliwości i dodatkowo po drugiej przemianie częstotliwości pozwala na odpowiednie korygowanie poziomu sygnału, uwzględniające relacje sygnału użytecznego względem zakłóceń w poszczególnych blokach funkcjonalnych części analogowej toru odbiorczego odbiornika.

Przedstawiona na fig. 5 odmiana realizacji wynalazku ma zastosowane trzy analogowo-cyfrowe pętle sprzężenia, z których jedna pętla jest wyprowadzona z wejścia bloku wejściowego Bwe i zawiera pierwszy detektor sygnału D1, dołączony do wejścia pierwszego przetwornika analogowo-cyfrowego A/C1, którego wyjście jest dołączony do mikrokontrolera μ^ a z wyjścia bloku pierwszej przemiany częstotliwości BI p.cz. jest wyprowadzona druga pętla i zawiera trzeci detektor sygnału D3 dołączony do wejścia trzeciego przetwornika analogowo- cyfrowego A/C3, którego wyjście jest dołączone do mikrokontrolera μ^ natomiast z wyjścia bloku drugiej przemiany częstotliwości Bllp.cz. jest wyprowadzona trzecia pętla i zawiera czwarty detektor sygnału D4, dołączony do wejścia czwartego przetwornika analogowo-cyfrowego A/C4, którego wyjście jest dołączone do mikrokontrolera μ^ W rozwiązaniu tym jedno z wyjść mikrokontrolera μC jest bezpośrednio dołączone do pierwszego tłumika T1, zawartego w bloku wejściowym Bwe, a drugie z wyjść jest bezpośrednio dołączone do drugiego tłumika T2, zawartego w bloku pierwszej przemiany

PL 216 732 B1 częstotliwości Blp.cz. i jeszcze jedno z wyjść mikrokontrolera μC jest połączone, poprzez trzeci przetwornik cyfrowo-analogowy C/A3, z wejściem regulacji wzmocnienia trzeciego wzmacniacza W3, zawartego w bloku drugiej przemiany częstotliwości Bllp.cz..

W tej realizacji wynalazku, w stosunku do realizacji przedstawionej na fig. 4, jest dodatkowo umożliwiona obserwacja poziomu i detekcja szerokopasmowego sygnału wejściowego. Pozwala to, poza określeniem poziomu sygnału użytecznego, również na ustalenie poziomu zakłóceń wejściowych i w efekcie na obranie odpowiedniej strategii ustawień mikrokontrolera μ^ zapewniających skuteczną regulację wzmocnienia i tłumienia w poszczególnych blokach funkcjonalnych toru odbiorczego odbiornika, a także włączenie układów zabezpieczających układy wejściowe odbiornika przed uszkodzeniem bardzo silnym sygnałem odbieranym z anteny.

Przedstawiony na fig. 6 przykład typowego rezystywnego tłumika pasywnego, jest zbudowany z szeregu elementów rezystywnych R1, R2, R3, R4 i R5, o tłumieniu w decybelach odpowiednio = 1dB, 2dB, 4dB, 8dB i 16dB, przełączanych bezpośrednim sygnałem cyfrowym z mikrokontrolera μ^ W tłumiku jest wykorzystywana szyna sterująca S przełącznikami elektronicznymi P1, P2, P3, P4 i P5. Po otrzymaniu z mikrokontrolera μC informacji w postaci cyfrowej, za pomocą szyny sterującej S są przełączane stosowne przełączniki, włączające odpowiednie kombinacje zestawów elementów rezystywnych, przez co w tłumiku takim jest uzyskiwany sumarycznie żądany poziom tłumienia sygnału.

Claims (14)

1. Zastrzeżenia patentowe

   1. Układ cyfrowej automatycznej regulacji wzmocnienia odbiornika, w szczególności odbiornika radiostacji programowalnej, wykorzystujący pętlę sprzężenia zwrotnego, dołączoną do toru odbiorczego odbiornika, znamienny tym, że odbiornik w części analogowej swojego toru odbiorczego ma co najmniej jedną analogowo-cyfrową pętlę sprzężenia automatycznej regulacji wzmocnienia, korzystnie wyprowadzoną z wyjścia bloku drugiej przemiany częstotliwości (Bllp.cz.), a pętla ta zawiera detektor sygnału analogowego (D1,...,D4), którego wyjście jest dołączone do przetwornika analogowocyfrowego (A/C1 ,...,A/C4) i pętla ta jest wyposażona w dołączony do wyjścia przetwornika analogowo-cyfrowego (A/C1 ,...,A/C4) mikrokontroler (μΟ) realizujący całkowanie, przy czym wyjście mikrokontrolera ^C) jest połączone z częścią analogową toru odbiorczego, zwłaszcza poprzez przetwornik cyfrowo-analogowy (C/A1 ,...,C/A4) z wejściem regulacji wzmocnienia wzmacniacza (W1 ,..W3) w tej części toru odbiorczego, a w szczególności wyjście mikrokontrolera (μΟ) jest bezpośrednio dołączone do co najmniej jednego tłumika (T1,...,T3), zawartego w części analogowej toru odbiorczego.
2. 2. Układ według zastrz. 1, znamienny tym, że wejście analogowo-cyfrowej pętli sprzężenia jest wyprowadzone z wejścia bloku wejściowego (Bwe) części analogowej toru odbiorczego odbiornika.
3. 3. Układ według zastrz. 1, albo 2, znamienny tym, że wejście analogowo-cyfrowej pętli sprzężenia jest wyprowadzone z wyjścia bloku wejściowego (Bwe) części analogowej toru odbiorczego odbiornika.
4. 4. Układ według zastrz. 1, albo 2, albo 3, znamienny tym, że wejście analogowo-cyfrowej pętli sprzężenia jest wyprowadzone z wyjścia bloku pierwszej przemiany częstotliwości (BI p.cz.) części analogowej toru odbiorczego odbiornika.
5. 5. Układ według zastrz. 1, albo 2, albo 3, albo 4, znamienny tym, że wyjście mikrokontrolera ^C) jest połączone, poprzez pierwszy przetwornik cyfrowo-analogowy (C/A1), z wejściem regulacji wzmocnienia pierwszego wzmacniacza (W1) W bloku wejściowym (Bwe) części analogowej toru odbiorczego odbiornika.
6. 6. Układ według zastrz. 1, albo 2, albo 3, albo 4, znamienny tym, że wyjście mikrokontrolera ^C) jest połączone, poprzez drugi przetwornik cyfrowo-analogowy (C/A2), z wejściem regulacji wzmocnienia drugiego wzmacniacza (W2) w bloku pierwszej przemiany częstotliwości (BI p.cz.) części analogowej toru odbiorczego odbiornika.
7. 7. Układ według zastrz. 1, albo 2, albo 3, albo 4, znamienny tym, że wyjście mikrokontrolera ^C) jest połączone, poprzez trzeci przetwornik cyfrowo-analogowy (C/A3), z wejściem regulacji wzmocnienia trzeciego wzmacniacza (W3) w bloku drugiej przemiany częstotliwości (Bil p.cz.) części analogowej toru odbiorczego odbiornika.
8. 8. Układ według zastrz. 5, znamienny tym, że wyjście mikrokontrolera (μθ jest połączone, poprzez drugi przetwornik cyfrowo-analogowy (C/A2), z wejściem regulacji wzmocnienia drugiego

   PL 216 732 B1 wzmacniacza (W2) w bloku pienwszej przemiany częstotliwości (BI p.cz.) części analogowej toru odbiorczego odbiornika.
9. 9. Układ według zastrz. 5, albo 6, albo 8, znamienny tym, że wyjście mikrokontrolera ^C) jest połączone, poprzez trzeci przetwornik cyfrowo-analogowy (C/A3), z wejściem regulacji wzmocnienia trzeciego wzmacniacza (W3) w bloku drugiej przemiany częstotliwości (Bll p.cz.) części analogowej toru odbiorczego odbiornika.
10. 10. Układ według zastrz. 1, albo 2, albo 3, albo 4, albo 5, albo 6, albo 7, albo 8, albo 9, znamienny tym, że wyjście mikrokontrolera (μθ jest bezpośrednio dołączone do pierwszego tłumika (T1), zawartego w bloku wejściowym (Bwe) części analogowej toru odbiorczego odbiornika.
11. 11. Układ według zastrz. 1, albo 2, albo 3, albo 4, albo 5, albo 6, albo 7, albo 8, albo 9, znamienny tym, że wyjście mikrokontrolera (μθ jest bezpośrednio dołączone do drugiego tłumika (T2), zawartego w bloku pierwszej przemiany częstotliwości (BI p.cz.) części analogowej toru odbiorczego odbiornika.
12. 12. Układ według zastrz. 1, albo 2, albo 3, albo 4, albo 5, albo 6, albo 7, albo 8, albo 9, znamienny tym, że wyjście mikrokontrolera ^C) jest bezpośrednio dołączone do trzeciego tłumika (T3), zawartego w bloku drugiej przemiany częstotliwości (BIl p.cz.) części analogowej toru odbiorczego odbiornika.
13. 13. Układ według zastrz. 10, znamienny tym, że wyjście mikrokontrolera ^C) jest bezpośrednio dołączone do drugiego tłumika (T2), zawartego w bloku pierwszej przemiany częstotliwości (BI p.cz.) części analogowej toru odbiorczego odbiornika.
14. 14. Układ według zastrz. 10, albo 11, albo 13, znamienny tym, że wyjście mikrokontrolera (μθ jest bezpośrednio dołączone do trzeciego tłumika (T3), zawartego w bloku drugiej przemiany częstotliwości (BII p.cz.) części analogowej toru odbiorczego odbiornika.