PL212829B1 - Sposób wytwarzania obszarów izolacji pionowej w układach scalonych - Google Patents

Sposób wytwarzania obszarów izolacji pionowej w układach scalonych

Info

Publication number
PL212829B1
PL212829B1 PL381107A PL38110706A PL212829B1 PL 212829 B1 PL212829 B1 PL 212829B1 PL 381107 A PL381107 A PL 381107A PL 38110706 A PL38110706 A PL 38110706A PL 212829 B1 PL212829 B1 PL 212829B1
Authority
PL
Poland
Prior art keywords
integrated circuits
kev
vertical insulating
insulating areas
making vertical
Prior art date
Application number
PL381107A
Other languages
English (en)
Other versions
PL381107A1 (pl
Inventor
Pawel Zukowski
Paweł Węgierek
Janusz Partyka
Tomasz Kołtunowicz
Original Assignee
Politechnika Lubelska W Lublinie
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Politechnika Lubelska W Lublinie filed Critical Politechnika Lubelska W Lublinie
Priority to PL381107A priority Critical patent/PL212829B1/pl
Publication of PL381107A1 publication Critical patent/PL381107A1/pl
Publication of PL212829B1 publication Critical patent/PL212829B1/pl

Links

Landscapes

  • Element Separation (AREA)

Description

Przedmiotem wynalazku jest sposób wytwarzania obszarów izolacji pionowej w układach scalonych.
Dotychczas znany jest z książki K.Waczyński, E.Wróbel „Technologie mikroelektroniczne” część 1 „Metody wytwarzania materiałów i struktur półprzewodnikowych”, Wydawnictwo Politechniki Śląskiej, Gliwice 2001, str. 18-23 oraz str. 108-110, sposób wytwarzania elektrycznej izolacji pionowej pomiędzy poszczególnymi elementami w układach scalonych, polegający na zmianie właściwości materiału z przewodzących na półizolacyjne w obszarach pomiędzy elementami, monoenergetyczną implantacją jonową lub na drodze usunięcia materiału przewodzącego metodą meza-trawienia. Implantacja jonowa ma tę przewagę, że daje możliwość zachowania gładkości powierzchni i w mniejszym stopniu narusza strukturę materiału pod brzegami maski. Idea formowania obszarów izolacyjnych w półprzewodnikach z wykorzystaniem implantacji jonowej polega na wprowadzeniu do materiału jonów, które wytwarzają defekty struktury kryształu i zmieniają charakter materiału z półprzewodzącego na izolacyjny o rezystywności rzędu 106-107ficm. Niedogodnością tej metody jest niejednorodność wytwarzanych warstw oraz zmiana jej parametrów spowodowana procesami technologicznymi wykonywanymi po implantacji.
Istotą sposobu wytwarzania obszarów izolacji pionowej w układach scalonych wykonanych na podłożu z arsenku galu jest to, że wykonuje się polienergetyczną implantację jonów lekkich, korzystnie jonów wodoru H+ o dawkach rzędu 1012-1015 cm-2, korzystnie 1014 cm-2 i energiach z zakresu 50-400 keV, do płytki z arsenku galu poddanej wcześniej wszystkim operacjom technologicznym wymaganym dla wykonania układu scalonego, a następnie przeprowadza się izotermiczne wygrzewanie stabilizujące w temperaturze od 200°C do 300°C, korzystnie 250°C, w czasie 10-15 minut, korzystnie 15 minut.
Korzystnym skutkiem wynalazku jest to, że pozwala na wytwarzanie obszarów izolacji pionowej pomiędzy elementami układu scalonego o precyzyjnie określonych wymiarach geometrycznych i rezystywności o jednakowej wartości dla całego obszaru izolacji. W konsekwencji pozwala to na zmniejszenie powierzchni układów scalonych przy zachowaniu stopnia integracji.
Sposób według wynalazku jest bliżej objaśniony na rysunku, na którym fig. 1 przedstawia przekrój poprzeczny płytki podłożowej z wytworzonym obszarem izolacji pionowej, fig. 2 - rozkład głębokościowy defektów poimplantacyjnych decydujących o parametrach izolacyjnych wytwarzanego obszaru, a fig. 3 - zależność rezystywności wytworzonego obszaru izolacyjnego dla różnych temperatur stabilizacyjnego wygrzewania izotermicznego w funkcji temperatury pracy układu scalonego.
Obszar izolacji pionowej 1 wykonany według wynalazku w płytce podłożowej 2 z arsenku galu z warstwą metalizacji 3 implantowanej wiązką jonów 4 przez maskę do fotolitografii 5 przedstawia fig. 1.
P r z y k ł a d
Płytkę podłożową 2 z arsenku galu o rezystywności 0,1 ilcm pokrytą warstwą metalizacji 3 o grubości 0,35 μm ze stopu złota i germanu z podwarstwą niklu poddaje się polienergetycznej implantacji jonami 4 wodoru H+ o energiach i dawkach odpowiednio: 100 keV - 2,8 x 1014 cm-2; 140 keV 2,3 x 1014 cm-2; 180 keV - 2,2 x 1014 cm-2; 220 keV - 2,3 x 1014 cm-2; 270 keV - 2,4 x 1014 cm-2; 310 keV - 2,6 x 1014 cm-2; 350 keV - 4,5 x 1014 cm-2; przez maskę do fotolitografii 5 i uzyskuje się obszar izolacji pionowej 1 jak pokazuje fig. 1. Tak dobrane parametry implantacji pozwalają na wytworzenie obszaru zdefektowanego o jednorodnym rozkładzie głębokościowym defektów pełniącego rolę izolacji pionowej, jak pokazano na fig. 2. Przygotowaną w taki sposób płytkę podłożową 2 poddaje się izotermicznemu wygrzewaniu stabilizującemu w temperaturach z zakresu 200-300°C w czasie 15 minut. Najwyższą stabilność temperaturową rezystywności wytworzonego obszaru izolacji pionowej 1 uzyskuje się dla temperatury wygrzewania 250°C, jak pokazano na fig. 3.

Claims (1)

  1. Sposób wytwarzania obszarów izolacji pionowej w układach scalonych wykonanych na podłożu z arsenku galu, znamienny tym, że wykonuje się polienergetyczną implantację jonów lekkich, korzystnie jonów wodoru H+ o dawkach rzędu 1012-1015 cm-2, korzystnie 1014 cm-2 i energiach z zakresu 50-400 keV, do płytki z arsenku galu poddanej wcześniej wszystkim operacjom technologicznym wymaganym dla wykonania układu scalonego, a następnie przeprowadza się izotermiczne wygrzewanie stabilizujące w temperaturze od 200°C do 300°C, korzystnie 250°C, w czasie 10-15 minut, korzystnie 15 minut.
PL381107A 2006-11-21 2006-11-21 Sposób wytwarzania obszarów izolacji pionowej w układach scalonych PL212829B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL381107A PL212829B1 (pl) 2006-11-21 2006-11-21 Sposób wytwarzania obszarów izolacji pionowej w układach scalonych

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL381107A PL212829B1 (pl) 2006-11-21 2006-11-21 Sposób wytwarzania obszarów izolacji pionowej w układach scalonych

Publications (2)

Publication Number Publication Date
PL381107A1 PL381107A1 (pl) 2008-05-26
PL212829B1 true PL212829B1 (pl) 2012-11-30

Family

ID=43033729

Family Applications (1)

Application Number Title Priority Date Filing Date
PL381107A PL212829B1 (pl) 2006-11-21 2006-11-21 Sposób wytwarzania obszarów izolacji pionowej w układach scalonych

Country Status (1)

Country Link
PL (1) PL212829B1 (pl)

Also Published As

Publication number Publication date
PL381107A1 (pl) 2008-05-26

Similar Documents

Publication Publication Date Title
US7148124B1 (en) Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
US9006061B2 (en) Vertical metal insulator metal capacitor
US20080251813A1 (en) HETERO-INTEGRATED STRAINED SILICON n- AND p- MOSFETS
JPH02504092A (ja) 積層回路における層間導電路の製造
TW200721491A (en) Semiconductor structures integrating damascene-body finfet's and planar devices on a common substrate and methods for forming such semiconductor structures
DE112013001611T5 (de) Direktwachstum von Diamant in Durchkontakten auf der Rückseite von GaN HEMT Bauteilen
CN101005052A (zh) 半导体结构及形成半导体结构的方法
TW200539353A (en) Soi-like structure and method of fabricating SOI-like structure in a bulk semiconductor substrate
BR102013019891A2 (pt) método para fabricar um dispositivo semicondutor, dispositivos de transistor de efeito de campo de óxido de metal (mosfet) e semicondutor
CN113964178A (zh) 具有由富陷阱层提供的电性隔离的iii-v族化合物半导体层堆叠
TW200735227A (en) Method for manufacturing electronic devices integrated in a semiconductor substrate and corresponding devices
JPH1126390A (ja) 欠陥発生防止方法
PL212829B1 (pl) Sposób wytwarzania obszarów izolacji pionowej w układach scalonych
US20050017414A1 (en) Method of forming a three-dimensional structure
US7521803B2 (en) Semiconductor device having first and second dummy wirings varying in sizes/coverage ratios around a plug connecting part
US20150170964A1 (en) Systems and methods for gap filling improvement
DE102007020252A1 (de) Technik zur Herstellung von Metallleitungen in einem Halbleiter durch Anpassen der Temperaturabhängigkeit des Leitungswiderstands
PL216726B1 (pl) Sposób wytwarzania obszarów izolacji pionowej w krzemowych strukturach półprzewodnikowych
TW201036112A (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
KR20120124917A (ko) 반도체 장치 및 그 제조 방법
US10658176B2 (en) Methods of mitigating cobalt diffusion in contact structures and the resulting devices
Park et al. Effects of mechanical stress at no current stressed area on electromigration reliability of multilevel interconnects
RU2548523C1 (ru) Способ изготовления многоуровневой медной металлизации с ультранизким значением диэлектрической постоянной внутриуровневой изоляции
Bourdelle et al. Fabrication of directly bonded Si substrates with hybrid crystal orientation for advanced bulk CMOS technology

Legal Events

Date Code Title Description
LICE Declarations of willingness to grant licence

Effective date: 20120710

LAPS Decisions on the lapse of the protection rights

Effective date: 20091121