PL211937B1 - Sposób i układ do wzorcowania cyfrowych mierników impedancji pętli zwarciowej - Google Patents

Description

Opis wynalazku

Przedmiotem wynalazku jest sposób i układ do wzorcowania cyfrowych mierników impedancji pętli zwarciowej. Wynalazek ma zastosowanie w szczególności do wzorcowania mierników impedancji pętli, które służą do oceny skuteczności zerowania lub uziemienia ochronnego, jak również do pomiaru prądów zwarciowych w sieciach elektroenergetycznych

Znane z polskich patentów nr 92352 i 122493 sposób i urządzenia do skalowania mierników rezystancji lub impedancji pętli zwarciowej nie nadają się do wzorcowania mierników impedancji pętli zwarciowej, w których stosowane jest rezystancyjne obciążenie pomiarowe, a mierzoną impedancję i jej składowe - rezystancję i reaktancje wyznacza się na podstawie składowych ortogonalnych mierzonych napięć. Wadą znanych urządzeń do wzorcowania jest też trudność wykonania i stosowania impedancyjnego obciążenia pomiarowego i dopełniającego z dużą liczbą stopni regulacji argumentów tych impedancji.

Nie są znane sposoby wzorcowania cyfrowych mierników impedancji pętli zwarciowej polegające na pomiarze składowych ortogonalnych wektora napięcia występujących na wzorcowej rezystancji oraz wzorcowej reaktancji indukcyjnej.

Sposób wzorcowania cyfrowych mierników impedancji pętli zwarciowej według wynalazku charakteryzuje się tym, że przy pomocy łącznika tyrystorowego załącza się obciążenie pomiarowe na czas t₀ = Κ₀·Τ, jednocześnie załącza się pierwszy łącznik sterowany na czas t_u = Κ_υ·Τ i mierzy się składowe ortogonalne napięcia: czynną Uc i bierną Ub, występujące na rezystancyjnym obciążeniu pomiarowym. W chwili wyłączenia pierwszego łącznika sterowanego załącza się drugi łącznik sterowany na czas t_E = Ke-T i w tym czasie mierzy się składowe ortogonalne napięcia: czynną E_c i bierną E_b, występujące na zespole połączonych szeregowo - obciążenia pomiarowego i impedancji wzorcowej, gdzie T jest okresem napięcia sieci badanej, a K₀, K_U, K_E są celowo wybranymi możliwie małymi liczbami całkowitymi, przy czym K₀ = K_U + K_E. Następnie z tak otrzymanych składowych ortogonalnych mierzonych napięć i znanej wartości rezystancji obciążenia pomiarowego w układzie pomiarowym wyznacza się składową ortogonalną czynna Rw, składową ortogonalną bierną Xw oraz moduł impedancji wzorcowej mierzonej impedancji pętli zwarciowej według zależności:

= Rn (E_c - U_C)U_C + (E_b - U_h)U_h U² + U²b = Rn

E_bU_c + E_cU_b u² + u² (R_c - U_c)² + (E_b - U_b)² + u²b

Układ do wzorcowania cyfrowych mierników impedancji pętli zwarciowej według wynalazku charakteryzuje się tym, że człon obciążenia pomiarowego, składający się z połączonych szeregowo impedancji wzorcowej, łącznika tyrystorowego i obciążenia pomiarowego, przyłączony jest do pierwszego i drugiego zacisku wejściowego, do których dołączone jest również wejście główne układu pomiarowo sterującego, którego wejścia pomiarowe przez pierwszy i drugi łącznik sterowany połączone są z pierwszym i trzecim zaciskiem wejściowym, a jego wyjścia sterujące dołączone są do wejść sterujących łącznika tyrystorowego oraz pierwszego i drugiego łącznika sterowanego.

Korzystną cechą rozwiązania według wynalazku jest zapewnienie dobrej dokładności wzorcowania mierników wykorzystujących rezystancyjne obciążenie pomiarowe, jak również możliwość stosowania układu nawet przy znacznej wartości impedancji źródła zasilania.

Wynalazek objaśniony jest bliżej na przykładzie zilustrowanym rysunkiem przedstawiającym schemat układu do wzorcowania cyfrowych mierników impedancji pętli zwarciowej.

Opracowano sposób, w którym źródło badane o nieznanej impedancji wewnętrznej obciąża się prądem pomiarowym przez czas t₀ = Κ₀·Τ, jednocześnie załącza się pierwszy łącznik sterowany WU na czas t_u = K^T i mierzy się składowe ortogonalne napięcia; czynną U_c i bierną U_b występujące na rezystancyjnym obciążeniu pomiarowym R0. Następnie w chwili wyłączenia pierwszego łącznika sterowanego WU załączany jest drugi łącznik sterowany WE na czas te = K_E4 i w tym czasie mierzy się składowe ortogonalne napięcia; czynną Ec i bierną Eb występujące na zespole połączonych szeregoPL 211 937 B1 wo - obciążenia pomiarowego R0 i impedancji wzorcowej Zw, przy czym czasy zamknięcia łączników (tE = tU + TE) są ściśle związane z okresem napięcia sieci T. Z tak otrzymanych składowych ortogonalnych wektorów mierzonych napięć E i U oraz znanej wartości rezystancji obciążenia pomiarowego R0 wyznacza się składową ortogonalną czynna Rw, składową ortogonalną bierną Xw oraz moduł mierzonej impedancji pętli wzorcowej, korzystając z zależności:

= R_o (E_c - U_C)U_C + (E_b - U_h)U_h u? + u²b = R₀

E_bU_c + E_cU_b F + F (E_c - U_cy + (E_b - U_b)² F + F

Układ według wynalazku posiada człon obciążenia pomiarowego, składający się z połączonych szeregowo impedancji wzorcowej Zw o znanej wartości, łącznika tyrystorowego WO i obciążenia pomiarowego R0, przyłączony do pierwszego i drugiego zacisku wejściowego 1, 2, do których dołączone jest również wejście główne mikroprocesorowego układu pomiarowo-sterującego MUPS. Wejścia pomiarowe tego układu pomiarowo-sterującego połączone są poprzez pierwszy i drugi łącznik sterowany WU, WE z odpowiednio trzecim i pierwszym zaciskiem wejściowym 3, 1. Wyjścia sterujące układu pomiarowo-sterującego MUPS dołączone są do wejść sterujących łącznika tyrystorowego WO oraz pierwszego i drugiego łącznika sterującego WU i WE.

Z chwilą przyłączenia układu według wynalazku do badanego obwodu, na zaciskach wejściowych 1,2 pojawi się napięcie sieci, które jednocześnie pojawi się na zaciskach głównych członu złożonego z szeregowego połączenia impedancji wzorcowej Zw, łącznika tyrystorowego WO i rezystancyjnego obciążenia pomiarowego R0, na wejściu zasilającym mikroprocesorowego układu pomiarowosterującego MUPS oraz na wejściu pierwszego i drugiego łącznika sterowanego WU i WE. Po naciśnięciu przycisku P układu pomiarowo-sterującego MUPS, układ pomiarowy rozpoczyna pracę według określonego programu. Na wyjściu mikroprocesorowego układu pomiarowo-sterującego MUPS pojawiają się sygnały sterujące, których czas trwania oraz ich odstępy czasowe są ściśle związane z okresem T napięcia sieci badanej. Sygnały te podawane są do łącznika tyrystorowego WO załączającego znaną wartość rezystancji obciążenia pomiarowego R0 oraz do pierwszego i drugiego łącznika sterowanego WU i WE załączających mierzone napięcia U i E. Układ pomiarowo-sterujący MUPS wyznacza czas zamknięcia pierwszego łącznika sterowanego WU, w którym są mierzone składowe ortogonalne napięcia; czynna Uc i bierna Ub między zaciskiem drugim 2 i zaciskiem trzecim 3 oraz czas zamknięcia drugiego łącznika sterowanego WE, w którym mierzone są składowe ortogonalne napięcia; czynna Ec i bierna Eb między zaciskiem pierwszym 1 i zaciskiem drugim 2. Przy wzorcowaniu miernika, łącznik tyrystorowy WO jest zamknięty w czasie przewodzenia obu łączników sterowanych WU i WE. W normalnym stanie pracy miernika, łącznik tyrystorowy WO jest zamknięty tylko w czasie przewodzenia pierwszego łącznika sterowanego WU, natomiast drugi łącznik sterowany WE jest zamknięty tylko, gdy łącznik tyrystorowy WO i pierwszy łącznik sterowany WU są otwarte. Mierzone napięcia zostają zapamiętane i w mikroprocesorowym układzie pomiarowo-sterującym MUPS przeprowadzane są stosowne działania arytmetyczne. Rezultat tych obliczeń jako wartość mierzonej impedancji wzorcowej Zw i jej składowych Rw i Xw wyświetlany jest na wskaźniku, bezpośrednio w jednostkach wielkości mierzonej. Zmianę wskazania miernika uzyskuje się przez zmianę wartości impedancji wzorcowej Zw.

Claims (2)

1. Sposób wzorcowania cyfrowych mierników impedancji pętli zwarciowej, znamienny tym, że przy pomocy łącznika tyrystorowego (W₀) załącza się obciążenie pomiarowe (R₀) na czas t₀ = Κ₀·Τ, jednocześnie załącza się pierwszy łącznik sterowany (W_U) na czas t_u = Ku-T i mierzy się składowe ortogonalne napięcia: czynną Uc i bierną Ub, występujące na rezystancyjnym obciążeniu pomiarowym (R0), natomiast w chwili wyłączenia pierwszego łącznika sterowanego (Wu) załącza się drugi łącznik sterowany (WE) na czas t_E = Κ_Ε·Τ i w tym czasie mierzy się składowe ortogonalne napięcia: czynną E_c

PL 211 937 B1 i bierną Eb, występujące na zespole połączonych szeregowo - obciążenia pomiarowego (R0) i impedancji wzorcowej (Zw), gdzie T jest okresem napięcia sieci badanej, a K0, KU, KE są celowo wybranymi możliwie małymi liczbami całkowitymi, przy czym K0 = KU + KE, następnie z tak otrzymanych składowych ortogonalnych mierzonych napięć i znanej wartości rezystancji obciążenia pomiarowego (R0) w układzie pomiarowym wyznacza się składową ortogonalną czynna Rw, składową ortogonalną bierną Xw oraz moduł impedancji wzorcowej (Zw) mierzonej impedancji pętli zwarciowej według zależności:

2. Układ do wzorcowania cyfrowych mierników impedancji pętli zwarciowej, znamienny tym, że człon obciążenia pomiarowego, składający się z połączonych szeregowo impedancji wzorcowej (Zw), łącznika tyrystorowego (WO) i obciążenia pomiarowego (R0), przyłączony jest do pierwszego i drugiego zacisku wejściowego (1, 2), do których dołączone jest również wejście główne układu pomiarowo sterującego (MUPS), którego wejścia pomiarowe przez pierwszy i drugi łącznik sterowany (WE, WU) połączone są z pierwszym i trzecim zaciskiem wejściowym (1, 3), a jego wyjścia sterujące dołączone są do wejść sterujących łącznika tyrystorowego (W0) oraz pierwszego i drugiego łącznika sterowanego (WU, WE).